CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - coder

搜索资源列表

  1. tlk1221jiaoyan_k

    0下载:
  2. 采用8B/10B编码方式,以不同的模式插入K28.5码进行数据校验,验证tlk1221芯片的数据传输是否正确,观察收发数据是否一致。-To check the data which is transceived by the way of 8B/10B coder/decoder by asserting K28.5 code in different mode and to observe that whether these data have been missed in the tran
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2266251
    • 提供者:万里鹏
  1. coder

    0下载:
  2. 这是用VHDL语言编写的3-8编码器,可以看到程序简单可行-This is the language used VHDL encoder 3-8, we can see that the procedure is simple and feasible
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:20480
    • 提供者:chenxiaoming
  1. Hamming_Code

    0下载:
  2. 一个vhdl实现的hamming码编码器-an hamming coder using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:85128
    • 提供者:maxpayne
  1. Coder

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:831
    • 提供者:石云
  1. verilog

    0下载:
  2. Verilog jpec coder encoder source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:283640
    • 提供者:Martin
  1. mp3

    0下载:
  2. MP3解码器的VHDL源代码 ,很实用的,设计时可以参考 ,很罕见的完整MP3 decoder源码 -VHDL code for MP3 decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:29126
    • 提供者:融融
  1. RS-5-3-CODE

    0下载:
  2. RS(5,3)编码器原程序 程序已经调试过 且比较简短-RS(5,3) coder ,this code is very short
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:465414
    • 提供者:ai锋聆
  1. Corrector_PZU_Correct

    0下载:
  2. hamming coder corrector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1006
    • 提供者:Alex
  1. JPEG2000MQ

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:593826
    • 提供者:sophia
  1. 8-Bit-Up-Counter-With-Load

    0下载:
  2. 8位计数器与负荷 -----------------------8位计数器与负荷 -8-Bit Up Counter With Load 1------------------------------------------------------- 2-- Design Name : up_counter_load 3-- File Name : up_counter_load.vhd 4-- Function : Up counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4838
    • 提供者:王浩
  1. 1

    0下载:
  2. 基于FPGA的改进turbo码译码器的设计与实现-FPGA-based turbo decoder to improve the design and implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:2015525
    • 提供者:qiezi
  1. ami-coder

    0下载:
  2. 一个很实用、短小的AMI编码器,输出高位为符号位,1代表负,0代表正-A very practical, short AMI encoder, the output high for the sign bit, 1 for negative, 0 for positive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:4519
    • 提供者:quanxuan
  1. esvl

    0下载:
  2. MATLAB Filter Design HDL Coder Simunlink HDL Coder Xilinx ISE Webpack
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:117523
    • 提供者:narja
  1. Coder

    0下载:
  2. 码盘判别方向及计数 用Verilog语言编写-Determine the direction of the encoder and counting with the Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:531
    • 提供者:郭程
  1. Coder

    0下载:
  2. 2路视频数据加4路串行数据编解码,系统时钟30M-2-way video data plus 4-way serial data encoding and decoding, the system clock 30M
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:414794
    • 提供者:张卫平
  1. coder-decoder

    0下载:
  2. 基于FPGA的8路并行数据加2路视频数据的编解码-FPGA-based 8-way parallel data plus 2 video encoding and decoding of data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1763682
    • 提供者:詹万鹏
  1. decoder

    0下载:
  2. This paper put forward a pseudorandom sequence coder and decoder design scheme based on FPGA technology, in order to simulate the process of SSC (Spread Spectrum Communication). This scheme can be used as a didactical method to introduce SSC techno
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:258767
    • 提供者:邓建
  1. decoder_ca

    0下载:
  2. coder for different modules in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1456
    • 提供者:Basanta Aryal
  1. decoder

    0下载:
  2. coder for different modules in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1986
    • 提供者:Basanta Aryal
  1. Pennebaker---Adaptive-Bin-Arithmetic-Coder.pdf.zi

    0下载:
  2. embedded block coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1039306
    • 提供者:abhi
« 12 »
搜珍网 www.dssz.com