CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - contrast

搜索资源列表

  1. 9.5_PULSE_WIDTH

    0下载:
  2. 基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示   9.5.1 脉冲周期的测量原理   9.5.2 周期计的工作原理   9.5.3 周期测量模块的设计与实现   9.5.4 forever循环语句的使用方法   9.5.5 disable禁止语句的使用方法   9.5.6 时标信号发生模块的设计与实现   9.5.7 周期计的Verilog-HDL描述   9.5.8 周期计的硬件实现   9.5.9 周期测
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4989
    • 提供者:宁宁
  1. imageEnhancement_VHDL

    0下载:
  2. VHDL 实现的图像增强,利用对比度增强的方法,实用-VHDL of image enhancement, use of contrast enhancement methods, practical
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:115542
    • 提供者:严刚
  1. VHDLVERILOG

    0下载:
  2. 含近百个源码的VHDL与Verilog相对照的很不错的资料,内容涵盖了从基本说明到高级设计案例,有很强的实用性,值得一看。-Containing hundreds of VHDL and Verilog source contrast is very good information, which covers from basic instructions to advanced design of the case, there are strong practical, worth a v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:2043878
    • 提供者:刘英
  1. kuoping

    1下载:
  2. fpga嵌入式设计 扩频接收机设计 有matlab 和vhdl 对比情况-Design of spread-spectrum receiver embedded FPGA design and VHDL contrast matlab
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:363738
    • 提供者:龙丽丽
  1. vhdl-Jijin

    0下载:
  2. 关于VHDL语言的设计例子集锦,对于初学者来讲非常合适,可以对比自己的程序来找出更好的设计思路-On the VHDL design language allehanda example, in terms of very suitable for beginners, you can contrast their own process to identify a better design ideas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:291660
    • 提供者:王丕涛
  1. TIMEFACEDETECTIONANDLIPFEATUREEXTRACTIONUSINGFPGA

    1下载:
  2. Abstract—This paper proposes a new technique for face detection and lip feature extraction. A real-time field-programmable gate array (FPGA) implementation of the two proposed techniques is also presented. Face detection is based on a naive Bay
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-04
    • 文件大小:28409809
    • 提供者:ramanaidu
  1. demux

    0下载:
  2. 与多工器功能相反,可将一个位元的资料透过选择分配输出端的其中一个。 -In contrast with the multiplexer function can be a bit of information on the allocation of the output by selecting one of them.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1348
    • 提供者:李宗晟
  1. POTS.tar

    0下载:
  2. Pivoting Object Tracking System - This project implements an object recognition system, where a camera tracks the position of an object. The camera is mounted on an iRobot Create two-wheeled robot, which rotates according to the control signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:10608
    • 提供者:Dang Tien Dat
  1. LED_driver

    0下载:
  2. LED灯光驱动的概念以及实现方法,可以作为对比,实现自己想要的驱动电路-Concept and the implementation of the LED light-driven, can be used as a contrast, they want the drive circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1918418
    • 提供者:才新和
  1. jiao-tong-deng

    0下载:
  2. 基于fpga的交通灯设计,程序与上一个不同,程序框架有了改变,对比有助于提高。-Fpga-based traffic light design, program, and on a different program framework has changed, help to improve the contrast.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:181032
    • 提供者:zhouzhou
  1. Taillights-controller

    0下载:
  2. 汽车尾灯控制器 VHDL语言 两种方案 详细的程序 详细的结果对比-Taillights controller VHDL language two programs detailed procedures detailed results contrast
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:563067
    • 提供者:张肖
  1. combination-logic

    0下载:
  2. 简单的逻辑运算VHDL程序,内含具体的程序要求。对同一种逻辑功能运算做dataflow 和 behavior 两种不同的形式的编程,适于初学者对比学习,了解VHDL运算环境-Simple logic operations VHDL program containing specific procedural requirements. Right to do the same kind of logic function computing dataflow and behavior of tw
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:470045
    • 提供者:Kimberly
  1. nocem

    0下载:
  2. 基于VHDL硬件描述语言,实现了一款硬件片上网络模拟器,对网络接口桥的实现也有所介绍。-NoCem is an integrated emulation environment for Network on a Chip research. Network on Chips are used for processing elements on a single die to communate over a packet switched network. This is in contr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:193391
    • 提供者:云海
  1. conv_encode

    0下载:
  2. 本设计是一个基于FPGA的咬尾卷积码编码器设计,要求使用verilog语言编写编码器模块,通过编译和综合,并通过matlab和modelsim仿真对比验证设计结果。-The design is an FPGA-based tail-biting convolutional code encoder design requires the use verilog language encoder module, through compilation and synthesis, and by c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:19602872
    • 提供者:郭婷
  1. Project10

    0下载:
  2. Hamming codes can detect up to two-bit errors or correct one-bit errors without detection of uncorrected errors. By contrast, the simple parity code cannot correct errors, and can detect only an odd number of bits in error. Hamming codes are perfect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:34860
    • 提供者:AAA
  1. tb_contrast_stretch

    0下载:
  2. contrast strech for image pixles
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1015
    • 提供者:Adnan
  1. major1_contrast

    0下载:
  2. code to enhance a picture in verilog.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:1786880
    • 提供者:nishusingla
搜珍网 www.dssz.com