搜索资源列表
FPGA_DDR_SDRAMverilog
- 基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。-Xilinx FPGA-based DDRSDRAM the control of the Verilog code, the use of the FPGA for the Virtex-4, to achieve a simple DDRSDRAM control (on a series of addresses to wr
DDS
- 基于Verilog的dds设计，已经经过调试，可直接使用-Dds of Verilog-based design, has been testing can be used directly
VerilogHDLDDS
- 简单介绍了直接数字频率合成技术(DD S)，利用DDS设计任意 波形发生器，其能够产生矩形波、正弦波、三角波、锯齿波等多种波形 -A brief introduction of direct digital frequency synthesis (DD S), the use of DDS design of arbitrary waveform generator, which can produce rectangular wave, sine wave, triangle wave,
dd
- 在完成2选1电路之后，将电路扩展为4选1数据选择器-2 S 1 in the complete circuit, the circuit will be extended to 4 S 1 data selector
1
- 很无语呀 上面 第一部分_直流电路_电路3-dian lu aa7 ss dd de d d d d d d ddd d d dd
dd
- 该文件是一个VHDL的编程，实现的功能也是比较简单-The file is a VHDL programming
dd
- 八位全加器的源代码，用verilog编写，没有附带测试程序-eight summury
dd
- 本系统由FPGA构建，使用Nexys2（120万门）开发板。在VGA接口显示器上绘制图形，分辨率1024x768，绘图部分基于硬件，有画点、画线、画矩形、字符功能。使用32位处理器产生使用应绘制的内容，使用PSRAM作为显示存储器。可以以很高的刷新率绘制各种图形，具有很高的应用价值。-The system built by the FPGA of Nexys2 (120 million gates) development board. VGA connector on the monitor
k4
- t6his the last version of the ck!-t6his is the last version of the ck!dd
dd
- Digital Delay using Verilog (The program is wrrong I ll upload the right one soon)
DD
- This file is the VHDL code for controlling the stepping motor. The clock driving the stepping motor driver module. through signal it can control the direction of the stepping motor.-This file is the VHDL code for controlling the stepping motor. The c
frequency
- 测频.d.d..d.d.d.d...d..d.d.d...dd..d.dd..dd..d.d.d.d..d.d(asdiflaewuifbufladjhbgailewyiowuriefj)
序列检测器
- 一个哈弗曼编码序列检测器，并完成其综合。 （1） 被检测序列为EE 0F B7 93 49 DF E3 B4 DD F4 4C EE 0F B7 91（16进制），序列可以预先固化在ROM中。 例：两个字节0x01和0x11会被编码成序列0b001100 哈弗曼编码的作用是对数据进行压缩处理，哈弗曼编码有一个特点是：如果它和它前面的码字位数相同，则当前码字为它前面的码字加1；如它的位数比它前面的码字位数大，则当前码字为前一个码字加1再补若干0，直至满足位数长度。被检测序列所涉及的哈弗曼编码