CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - ddr sdram controller

搜索资源列表

  1. ref-ddr-sdram-vhdl

    1下载：
  2. 用VHDL编写DDR SDRAM Controller的源代码- Compiles DDR SDRAM Controller with VHDL the source code

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1031656
    • 提供者：包盛花

  1. ref-sdr-sdram-vhdl

    1下载：
  2. DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M-DDR controller VHDL source code. Using FPGA DDR interface controller, applicable to Altera FPGA, the highest frequency available 100M

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：776642
    • 提供者：张涛

  1. very-good-ok-ref-ddr-sdram-verilog

    0下载：
  2. Sdr SDRAM控制器参考设计,很好的-Sdr SDRAM controller reference design, very good

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：895594
    • 提供者：姚明

  1. ddr_sdram_controller_vhdl.rar

    0下载：
  2. DDR SDRAM控制器的VHDL代码已经测试,DDR SDRAM controller VHDL code

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-02
    • 文件大小：13748
    • 提供者：tom

  1. Altera_DDR_controller_core

    2下载：
  2. Altera DDR SDRAM控制器完整Verilog代码包，包括Verilog源代码，Doc说明文档，仿真DDR芯片模型，仿真testbench等-Altera DDR SDRAM Controller. Verilog source codes, descr iption documents, DDR verilog model and simulation testbench are all included.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2016-01-25
    • 文件大小：752640
    • 提供者：沈志

  1. DDR_SDRAM_controller

    0下载：
  2. DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides t

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-26
    • 文件大小：131924
    • 提供者：xbl

  1. ref-ddr-sdram-vhdl

    1下载：
  2. 基于VHDL编写的DDR-SDRAM控制器的编程，目前是业界常用的RAM控制器-VHDL prepared based on the DDR-SDRAM controller programming, is currently the industry s commonly used RAM controller

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-09
    • 文件大小：1031656
    • 提供者：wfs

  1. DDRSDRAMControllerverilogcode

    0下载：
  2. 这个设计是使用Virtex-4实现DDR的控制器的，设计分为三个主要模块：Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。-This design is the use of Virtex-4 implementation of the DDR controller, the design is divided into three main modules: Fron

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-05
    • 文件大小：476813
    • 提供者：fdasfds

  1. ddr_verilog_xilinx

    0下载：
  2. xilinx的ddr sdram控制器文档-xilinx of ddr sdram controller documentation

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-25
    • 文件大小：679075
    • 提供者：liujie

  1. c_xapp260

    0下载：
  2. xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。-The use of Xilinx FPGA and Memory Interface Gen

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-09
    • 文件大小：1123330
    • 提供者：陈阳

  1. c_xapp851

    0下载：
  2. 这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400 (PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。-This is the xilinx application note xapp851 the Chinese version. This application note describes

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-04
    • 文件大小：408310
    • 提供者：陈阳

  1. ddr_code

    0下载：
  2. 基于FPGA的DDR SDRAM控制器的VHDL硬件描述语言-FPGA-based DDR SDRAM controller VHDL hardware descr iption language

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-01
    • 文件大小：11024
    • 提供者：阳阳

  1. ddr

    0下载：
  2. DDR SDRAM 控制器 VHDL代码，可支持32bits数据总线-VHDL code for DDR SDRAM controller, supporting 32bits data bus

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-01
    • 文件大小：9151
    • 提供者：chen

  1. DDR-SDRAM

    0下载：
  2. 本应用指南描述了在 Virtex™ -4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。该实现运用了直接时钟控制技术来实现数据采集，并采用自动校准电路来调整数据线上的延迟。-This application note describes a Virtex ™ -4 XC4VLX25 FF668-10C to implement the DDR SDRAM device controller. The clock control to ach

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-29
    • 文件大小：54183
    • 提供者：syf

  1. model

    0下载：
  2. 用vhdl写的 ddr sdram 控制器,数据位可以修改。在quartus2下仿真通过-With written ddr sdram controller vhdl

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-05
    • 文件大小：7322
    • 提供者：momowang

  1. 400-Mbs-DDR-Controller

    0下载：
  2. 这个应用描述了怎样在Xilinx环境下，通过MIG实现DDR控制器-Synthesizable 400 Mbs DDR SDRAM Controller

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-16
    • 文件大小：290959
    • 提供者：吴言

  1. DDR-SDRAM

    0下载：
  2. DDR SDRAM的设计，包括DDR SDRAM控制器，以及Modelsim仿真-The design of DDR SDRAM, DDR SDRAM controller, and Modelsim simulation

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-02
    • 文件大小：897225
    • 提供者：xinghe

  1. DDR-SDRAM-controller-verilog-code

    0下载：
  2. DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM controller verilog code and documentation

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-10-31
    • 文件大小：488664
    • 提供者：一样

  1. ddr-sdram-control

    0下载：
  2. ddr sdram控制器的设计与验证，提供了一种极为可靠且简易的控制器设计方案。-DDR SDRAM controller design and verification, providing an extremely reliable and simple controller design.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-11-21
    • 文件大小：768961
    • 提供者：毛洋

  1. DDR-SDRAM-Controller

    0下载：
  2. DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM Controller Using Virtex-5 FPGA Devices

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-30
    • 文件大小：262654
    • 提供者：马龙
« 12 »
搜珍网 www.dssz.com