CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - docx

搜索资源列表

  1. clock-domain-crossinng.pdf.docx

    0下载:
  2. this source verilog code for clock domain crossing. -this is source verilog code for clock domain crossing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:15905
    • 提供者:rupesh
  1. WATER-LEVEL-INDICATOR.docx

    0下载:
  2. APPLICAtion code for waterlevel controller using vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:17851
    • 提供者:SATYA
  1. SIMPLE-ALU.docx

    0下载:
  2. SIMPLE ALU CODE IN VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:172785
    • 提供者:SATYA
  1. Frequency-meter-design.docx

    0下载:
  2. 1用P1或P3口,产生一方波信号,频率为1000Hz,用LCD显示频率和周期 2将输出信号输入到另一端口作频率计的信号输入端,测量此方波信号的频率、周期和脉宽,在另一LCD上将参数值显示出来。 3设置一功能键,能将当前LCD上的信号值锁定 -P1 or port P3, resulting in a party wave signal, a frequency of 1000Hz LCD displays frequency and cycle 2 output signal i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:312849
    • 提供者:
  1. meexternalletterforcsvtu

    0下载:
  2. ! E:\jogeshwer.zip: Cannot open E:\jogeshwer\RR4_mult_paper.docx The process cannot access the file because it is being used by another process. -! E:\jogeshwer.zip: Cannot open E:\jogeshwer\RR4_mult_paper.docx The process cannot access
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:181828
    • 提供者:anil
搜珍网 www.dssz.com