CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - el

搜索资源列表

  1. Memoria

    0下载:
  2. Circuito que implementa el uso de memoria nvram de la tarjeta nexxys 2 en vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:807024
    • 提供者:alfred
  1. Buffer8x32

    0下载:
  2. Para controlar el flujo del algoritmo SHA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:554
    • 提供者:Iab
  1. KEYBOARD

    0下载:
  2. Recoplicación VHDL Keyboar, el contenido no cuenta con los derechos de publicación, por ello este sólo puede ser utilizado con fines académicos.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:195500
    • 提供者:mezzich
  1. mux

    0下载:
  2. Mux in vhdl, se tiene la ventaja de que cualquier plataforma para diseñ o de sistemas abrirá el .vhd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:182425
    • 提供者:kikexx
  1. Control_Display

    0下载:
  2. Controlador de display siete segmentos en verilog El archivo contiene selector decodificador multiplexor y archivo para simulacion Sevent segment dispay controler in verilog for basys nexys2 nexys3 fpga boards This file have a decoder, selector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:3155
    • 提供者:megasdra
  1. PC.vhd

    0下载:
  2. El PC de un datapath
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:947
    • 提供者:asdrubal07
  1. proyecto_reloj_2

    0下载:
  2. Este es el codigo de un proyecto de reloj que cuenta segundos, horas y minutos
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:347152
    • 提供者:Gerald
搜珍网 www.dssz.com