CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - eye

搜索资源列表

  1. Nios II处理器中文参考手册

    0下载:
  2. nios2软件开发手册中文版第8章_MicroC_OSII_tutorial,翻译的不错值得一看-nios2 software development manuals Chinese version of Chapter 8 _MicroC_OSII_tutori al translation of a true eye-catcher
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:259347
    • 提供者:wang
  1. manchesterforvhdl

    0下载:
  2. 这是一个曼彻斯特编解码的VHDL源代码,非常好,值得一看。-Manchester codec VHDL source code, a very good eye-catcher.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10874
    • 提供者:赵云
  1. 6

    1下载:
  2. 4位数码扫描显示电路,我们控制一个七段LED需要8个输出端口;如果要输出四位十进制数,就需要32的输出端口,这将占用大量的端口资源。采用串行扫描显示,我们只需要8+4共12个端口即可。其原理是:用一个四位的输出端控制,某一时刻只选中其中的一个LED(输出为‘1’表示选中),八位的输出端将该LED所需要显示的值输出;然后四位的输出端值改变,选中下一个LED。这样依次类推。如果选择的频率很快,达到50Hz以上,由于人眼的视觉暂留效应,看起来就像4个LED同时显示。 设计一个程序,输入四个一位十
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3700
    • 提供者:李小勇
  1. matlab-gmsk

    0下载:
  2. 基于matlab和vhdl的通信原理gmsk调制算法,主要包括GMSK相位路径的计算,GMSK眼图的仿真以验证相位计算的正确性,正余弦表的量化及bin文件的生成,以及用VHDL硬件语言所描述的基于EPM7128的地址逻辑.-Matlab and vhdl based on the principle gmsk Modulation of communication, including GMSK phase path calculation, GMSK eye diagrams of the s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:460926
    • 提供者:zenpging
  1. dianziyan

    0下载:
  2. 提供一个交通灯电子眼程序,这个程序有verilog hdl写的-To provide a traffic light electronic eye procedures, which have written in verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:118043
    • 提供者:吴晓天
  1. wei_xulie

    0下载:
  2. 为序列发生器,数字系统传输性能分析设计,做眼图测试用-Sequence generator, digital transmission performance of system analysis and design, make eye test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:603346
    • 提供者:sunyanjuan
  1. GMSK

    0下载:
  2. GMSK调制解调、M序列生成、眼图模拟、相位路径查表。-GMSK modulation and demodulation, M sequence generator, eye diagram simulation phase path lookup.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:133464
    • 提供者:Ye Yfan
  1. xapp1198

    0下载:
  2. Xilinx V7 FPGA如何利用ARM处理器实现GTX/GTH高速串行接口眼图扫描功能。-Xilinx V7 FPGA how to use the ARM processor GTX/GTH-speed serial interface eye scanning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:12118612
    • 提供者:harry
  1. Four-bit-signed-number-division

    0下载:
  2. 设计四位定点有符号整数除法器(op=ai÷bi),软件仿真通过后下载到FPGA板子进行验证 [具体要求] 1、 使用clock为输入时钟信号,其频率为50MHz 2、 使用拨码开关sw7~sw4为被除数ai,其中sw7为MSB(高位),sw4为LSB(低位) 3、 使用拨码开关sw3~sw0为除数bi,其中sw3为MSB,sw0为LSB 4、 使用按钮btn<0>作为输入确定信号,在每次改变输入时按下按钮得到输出结果 5、 以LED7~4为所得商op,LED3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4128
    • 提供者:刘东辉
  1. day1

    0下载:
  2. 《四则运算小计算器设计过程实录》day1(verilog HDL code for day1,7 .rar documents in total.For more code u can put ur eye on my account.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. day2

    0下载:
  2. 《四则运算小计算器设计过程实录》第二天相关程序。更多程序请点我的账号进行下载。(7 rar documents in total.more code on this book plz put a eye on my account.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. day3

    0下载:
  2. 《四则运算小计算器设计过程实录》第三天相关程序。更多程序请点我的账号进行下载。(7 rar documents in total.more code on this book plz put a eye on my account.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. nai_ms22

    0下载:
  2. The received signal is given eye and BER simulation systems, MinkowskiMethod algorithm, STM32 all the information produced by the MP3.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:8192
    • 提供者:beifentuiben
  1. tang_ip61

    0下载:
  2. The received signal is given eye and BER simulation systems, In the MATLAB image texture feature, Contains a common array signal processing algorithm.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:8192
    • 提供者:nengqeisui
搜珍网 www.dssz.com