CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - fault

搜索资源列表

  1. cordic

    0下载:
  2. VHDL写的通用调制解调器的核心程序,通过调试 无错无警告-VHDL generic modem to write the core of the procedure, through no fault debugging without warning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:588
    • 提供者:zhaocheng
  1. a

    0下载:
  2. 模拟先进先出(FIFO)页面调度算法处理缺页中断-Analog FIFO (FIFO) scheduling algorithm page page fault handling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1063
    • 提供者:阿迷
  1. FPGST

    0下载:
  2. FPGA的时延故障测试方法 BIST的动态可重构-FPGA delay fault test method of dynamically reconfigurable BIST
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:318752
    • 提供者:tive
  1. assignment1

    0下载:
  2. transistor level stack @ fault model.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:375705
    • 提供者:behnam
  1. Bist_codings

    0下载:
  2. In this paper, we have explained the purpose of FPGA testing. A built-in-self-test (BIST) is one type of testing. This test is performed internally to find any faults within a FPGA chip. This paper explains why testing is important to FPGAs. It also
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:14618
    • 提供者:saravanan
  1. bist(1)

    0下载:
  2. In this paper, we have explained the purpose of FPGA testing. A built-in-self-test (BIST) is one type of testing. This test is performed internally to find any faults within a FPGA chip. This paper explains why testing is important to FPGAs. It also
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3141
    • 提供者:saravanan
  1. fifo

    0下载:
  2. 模拟页式虚拟存储管理中硬件的地址转换和用先进先出调度算法处理缺页中断.虽然是文档文件,其源代码可以直接拷贝至C++运行,并且文档最后给出相应执行结果。-Simulation of the hardware address translation page of virtual storage management and FIFO scheduling algorithm for processing a page fault, although it is a document file an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:57922
    • 提供者:hwq
  1. The-FPGA-high-speed-data-acquisition

    0下载:
  2. 摘要:介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技 术参数、内部结构和工作原理,I}述了其在电力系统高速数据采集系统中的应用实例。电力数据采 集装置—馈线终端单元(FTU)需要监测多条线路的电压和电流,实时性要求高,充分利用FPGA 的并行处理能力,对输入信号实行同时采样、分时进行A/D转换,通过在FPGA片上构建的DRAM 进行数据的快速传输。FPGA在系统中承担了较多的实时任务,使DSP芯片TMS32
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:87801
    • 提供者:刘恒
  1. cunchuguanli

    0下载:
  2. 模拟请求页式存储管理中硬件的地址转换和缺页中断,并用先进先出调度算法(FIFO)处理缺页中断;-Simulation request page storage management hardware address translation and page fault interrupt and FIFO scheduling algorithms (FIFO) processing a page fault
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1584
    • 提供者:菲菲
  1. traffic-lights

    0下载:
  2. 一个简单的交通灯控制系统,没有故障处理功能-A simple control system for traffic lights, no fault processing function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:24224
    • 提供者:娅宣
  1. VHDL_qicheweideng

    0下载:
  2. VHDL语言,汽车尾灯的设计 设计说明:共6个尾灯,汽车正常行驶时,6个灯全灭; 左转时,左边3个灯从右到左依次亮灭; 右转时,右边3个灯从左到右依次亮灭; 刹车时,车灯全亮;故障时,全部闪烁。 -VHDL language, the design of the design of the taillights Descr iption: six taillights, the normal running of the vehicle, six lights all off
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:51459
    • 提供者:李俊杰
  1. fault

    0下载:
  2. fault minimization using genetic algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1643201
    • 提供者:thangapandiyan
  1. ZStack-CC2530-2.5.1a

    0下载:
  2. ZigBee协议适应无线传感器的低花费、低能量、高容错性等的要求。Zigbee的基础是IEEE 802.15.4。但IEEE仅处理低级MAC层和物理层协议,因此Zigbee联盟扩展了IEEE,对其网络层协议和API进行了标准化。Zigbee是一种新兴的短距离、低速率的无线网络技术。主要用于近距离无线连接。它有自己的协议标准,在数千个微小的传感器之间相互协调实现通信。(The ZigBee protocol adapts to the requirements of wireless sensor
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:15783936
    • 提供者:叶晨叶晨
搜珍网 www.dssz.com