CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - fre

搜索资源列表

  1. fre.rar

    0下载:
  2. 频率计采用等精度测量的方法实现,基于单片机和FPGA实现,四位数码管显示,值得大家参考,频率计采用等精度测量的方法实现,基于单片机和FPGA实现,值得参考
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:133707
    • 提供者:heguo
  1. fre

    0下载:
  2. 4位数字频率计控制,分为锁存、计数等几个模块-4 digital frequency meter control, is divided into latch, counting a number of modules, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:146572
    • 提供者:qian
  1. FRE

    0下载:
  2. 用1602显示的等精度频率计,有多种功能的;可能测试占空比和周期的-vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4766702
    • 提供者:dasfsaf
  1. fre

    0下载:
  2. 可以实现测频,绝对好用,希望大家积极下载-it can realize the function of measure the frequency ,very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1670
    • 提供者:上关蓝乡
  1. fre

    0下载:
  2. 等精度频率计VHDL语言程序 等精度频率计VHDL语言程序-VHDL language and other precision frequency meter frequency meter accuracy procedures VHDL language program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:544446
    • 提供者:yan frank
  1. create_pulse

    0下载:
  2. 使用 verilog hdl 创建指定频率的脉冲-create the fre with verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:555082
    • 提供者:王强
  1. fre

    0下载:
  2. 基于VHDL的频率计,一个不错的小程序。以前大三的时候写得。-VHDL-based frequency counter, a nice little program. Written before the junior year.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:47567
    • 提供者:韦增益
  1. fre

    0下载:
  2. 频率计的VHDL代码,实验课验证过的,能测量0-99999999hz的频率,并且超过上下限会报警。-Frequency counter in VHDL code, lab verified, can measure 0-99999999hz frequency, and over the limit will alarm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:10337
    • 提供者:mountain
  1. any-fre

    0下载:
  2. 任意分频,小数分频,计数分频的源代码,直接使用的模块,,已经在开发中使用过的IP包-Any frequency, fractional frequency count divided by the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:15771
    • 提供者:jerly
  1. fre

    0下载:
  2. verilog hdl 开发的频率计,运行环境 DE2-115开发板,内有modelsim仿真用的testbench。RTL级代码-verilog hdl developed frequency meter, operating environment, the DE2-115 development board, modelsim simulation of the testbench. RTL-level code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4446146
    • 提供者:甜甜
  1. fre(1000hz)

    0下载:
  2. 基于FPGA的频率发生器,晶振频率为48MHZ,输出频率为1000Hz,经过示波器检测,实际测得频率999.988HZ,误差在0.0012 -FPGA-based frequency generator, the crystal frequency is 48MHZ, the output frequency of 1000Hz, through the oscilloscope, the actual measured frequency 999.988HZ, error 0.0012
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3188876
    • 提供者:wy
搜珍网 www.dssz.com