搜索资源列表
ClkScan
- 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现- This design uses Verilog the HDL hardware language design, realizes on the palm space development board Divides into two stature
fft
- 基于VHDL的FFT的实现,介绍FFT的软硬件实现,并有附图-The FFT based on the realization of VHDL to introduce hardware and software realization of FFT, and graph
weisuijitu
- 伪随机图生成程序，包括时钟频率的合成、分别以比特和字节方式生成伪随机图模块。-Pseudo-random graph generation procedures, including the clock frequency synthesis means bits and bytes, respectively pseudo-random graph generation module.
SPA
- 首先介绍了LDPC码的校验矩阵和其因子表示方法，然后利用二分图对和积解码算法进行了详细的描述，最后给出了信度传播概率译码算法详细步骤，并对关键公式作了证明-This paper,first introduces the check matrix and the factor graph of LDPC,then describes the sum-product algorithm by using the factor graph,and finally presents the deta
divide_10
- 十分频 quartus实现 有RTL图-RTL is a graph realization of the frequency quartus
sequence_dectect
- sequence_dect 实现6个状态，即6种选择的状态机。状态机的一个极度确切的描述是它是一个有向图形，由一组节点和一组相应的转移函数组成。-sequence_dectect to six states, namely, six options the state machine. State machine of an extremely precise descr iption is that it is a directed graph, by a group of nodes and
graph-acceleration-verilog
- 2D图形加速，里面有串口模块。可以综合，为本人毕业设计。-2D graphics acceleration, which has the serial port module. Can be integrated, as my graduation project.
graph
- 六十进制计数器的源码，希望大家能支持下啊，谢谢啦。-no descr iption
利用簇模拟汽车控制
- 利用labview编程： 6. 利用簇模拟汽车控制，如右图所示，控制面板可以对显示面板中的参量进行控制。油门控制转速，转速＝油门*100，档位控制时速,时速＝档位*40，油量随VI运行时间减少。 注意：档位为整数，油量减少速度与档位有关。 7.1 利用随机数发生器仿真一个0到5V的采样信号，每200ms采一个点，共采集50个点，采集完后一次性显示在Waveform Graph上。 7.2 在上题的基础上再增加1路电压信号采集，此路电压信号的范围为5到10V，采样间
graph
- max+plus2 入门的模为12的计数器，测试过已经通过。-verilogHDL 12_counter
状态机
- 本代码跟据状态转移图，通过verilog实现了一个有限状态机。(This code implements a finite state machine with the state transition graph through verilog.)
VB-voice-spectrum-analysis
- 通过api函数获取声卡音频数据，并进行FFT变换，将频谱图显示出来。(Data sound card are obtained by api functions and converted with FFT to frequency graph.)