搜索资源列表
DecoderSync
- 本程序用来分离出行同步，列同步和场同步信号，分离后可以得到Hs,Vs和，Fs三个同步信号-This procedure is used to separate travel synchronization, the column sync and field sync signals can be separated Hs, Vs, and, Fs 3 sync signal
VHDL
- 1、 输入信号 clk : 时钟（每个象素点的显示时钟） reset : 复位信号 2、 输出信号 vga_hs_control : 行同步 vga_vs_control : 场同步 vga_read_dispaly : 红 vga_green_dispaly : 绿 vga_blue_dispaly : 蓝 3、 技术参数 clk : 24M hs : 30KHZ vs : 57.14HZ -1, input
OV7690_v1.01
- OmniVision color CMOS VGA (640 x 480) CameraChip™ sensor with OmniPixel3-HS™ technology OV7690 Datasheet, Version 1.01-OmniVision color CMOS VGA (640 x 480) CameraChip™ sensor with OmniPixel3-HS™ technology OV7690 Datasheet, Ver
LIP1241CORE_hs_dll
- HS DLL Verilog Module
VGA
- vhdl实现VGA接口显示四种图案：横彩条、竖彩条、棋盘格、白屏。文件包含四个模块：clk_div2——二分频（输入50Mhz输出25Mhz）、makecolor产生彩条信号、vgasyn产生行同步hs和列同步vs、行计数器hadddr、列计数器vaddr，vga_main主程序连接前三个模块。-vhdl implementation VGA interface displays four patterns: horizontal color bar, vertical color bars,
VGA
- 通过对其编程可输出RGB三基色信号和HS 、VS行场扫描同步信号。当 CPLD接受单片机输出的控制信号后，内部的数据选择器模块根据控制信号选通相应的图像生成模块，输出图像信号，与行场扫描时序信号一起通过15针D型接口电路送入VGA显示器，在VGA显示器上便可以看到对应的彩色图像。-Through its programming output RGB trichromatic signals and synchronization signals HS, VS line field scannin
VGA_disp
- clk divid 模块为分频电路，对50MHz 系统时钟进行分频产生50M/7Hz 的像素时钟。VGA control 模块为VGA 显示控制电路模块，在像素时钟的驱动下首先产生行频信号，而后对行频信号进行分频产生58Hz 场频信号。由于VS 与HS 信号具有严格的时序匹配，即VS 信号必须为HS 信号的整数倍，以保证在场频信号有效期间，能够完整数行的扫描，本设计利用对行频信号进行计数分频来产生场频信号。-Clk divid module for the frequency circuit,
新建文件夹
- Verilog语音，FPGA产生DE，HS，VE信号()
W5300
- 基于Wiznet公司的W5300以太网解决方案，完成以太网通讯设计。该项目代码基于浩然电子的HS-NM5300A模块调试，可直接使用。(Based on Wiznet's W5300 Ethernet solution, complete the Ethernet communication design. The project code based on Hao Ran electronic HS-NM5300A module debugging, can be used directly.