搜索资源列表
IIS_VHDL
- VHDL实现了IIS接口程序，在Quartus II 6.0上编译通过，在板子上可以读取IIS数据-IIS VHDL interface procedures, the Quartus II 6.0 compiled by the board can read data IIS
iiscode
- 用Verilog写的一个简单的IIs控制器，分为clkgen时钟分频模块和transcon传输控制模块。其中transcon模块主要部分为一个有限状态机实现的满足IIS标准的输出。 另附一个简单的Testcase以及得到的波形。-Develop an iis controller with verilog hdl. The key parts of iis were departed in two. One is clkgen.v which generate the clk and syn
iis_audio
- 24位立体声AD，IIS从模式数字音频数据接收。-24-bit stereo AD, IIS receives digital audio data from the model.
i2s_interface
- iis的verilog代码，符合iis协议标准，来自opencores网站。-iis the verilog code, in line with iis protocol standards, from opencores site.
iis_intf
- 一个简单的IIS接口代码，VERILOG语言，支持8/16bit数据传输，仅供学习-Smallest IIS interface code, verilog HDL language
fpGA based-system-design
- 基于FPGA系统设计 本案例利用ALTIUM设计一个数字可控的混响系统，在这个系统中将把MIPS处理器、 IIS 控制器、SPI控制器、SRAM控制嵌入到FPGA内部实现图1的功能结构。 -FPGA-based system design This case the use of the ALTIUM design a digital controlled reverberation system, MIPS processors will be in this
IIs_interface_v4
- IIs接口的Verilog程序，此接口用于传输语音数据，程序好用-IIs interface Verilog programs, this interface is used to transmit voice and data, easy to use program
VHDLyinpincaijixitong
- 例利用ALTIUM设计一个数字可控的混响系统，在这个系统中将把MIPS处理器、IIS控制器、SPI控制器、SRAM控制嵌入到FPGA内部实现图1的功能结构。 -Patients using the ALTIUM design a digital reverberation system, the system controllable MIPS processor, IIS controller, SPI controller, SRAM control will be embedded int
iis
- I2S RTLs 很好的程序,已经成功通过验证和测试-I2S verilog RTLs, very easy to read
iis_m_2
- iis主模块，实现并行数据转成串行数据和音频数据传输的功能。-iis main module, parallel data to serial data transfer and audio data transmission capabilities.
iis
- IIS代码，来源于黄毅的system on chip-IIS code Huang Yi on-chip system and source code analysis
uart
- IIS代码，来源于黄毅的system on chip与源代码分析-IIS code, Huang Yi the system on chip and source code analysis