搜索资源列表
designgamebasedonFPGA
- Run Pac-man Game Based on 8086/8088 FPGA IP Core
iclock
- 基于cycloneII的电子时钟，可实现手动调整时间，良好的人机界面，简单易用，编程结构清晰-CycloneII-based electronic clock, can be manually adjust the time, a good man-machine interface, easy-to-use, structured programming
wave_generator
- 基于cycloneII的信号发生器，产生正弦波、方波、三角波，人机界面十分友好，可方便地进行波形切换-CycloneII based on the signal generator to produce sine wave, square wave, triangle wave, a very friendly man-machine interface can be easily switched waveform
FPGA_and_SOPC_DE2
- FPGA_and_SOPC_DE2很强大，诠释了FPGA的多种用途！而且NIOS II的应用也是同样的牛逼！-FPGA_and_SOPC_DE2 is very good for fresh man！
NET2
- This file with the wavelet transf Mallat implementation of wavelet Verilog hdl code modules for radi Modelsim 6.6 crack, can be used f A written using Verilog DDR2 cont Simple CPU VHDL implementation an Dual-port RAM design, usi
Max_Plus_II-_tutorial
- Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者
VGA-LCD
- 用Altera Quartus II 的VHDL语言来完成LCD的液晶显示汉子功能-The use of Altera Quartus II VHDL language to complete the function of LCD liquid crystal display man
HMI
- 人机界面控制步进电机，如角度，速度等。他用LCD显示，用键盘输入。-Man-machine interface control stepper motors, such as angle and speed. He used LCD display, keyboard input.
zzz
- 智能化人机接口实验，实现开机显示START，输入参数00-99，参数输入个数十个，并存于RAM 50H-99H中。-Intelligent man-machine interface experiments, and boot display START, input parameters 00-99, the number of parameter input ten co-exist in the RAM 50H-99H.
showhand
- 一个基于FPGA的人机对战梭哈游戏，包括键盘操作，屏幕显示。开发环境是quartus ii 8.0。由于工程文件过大，只含有源码，管脚绑定文件，已经综合电路-A FPGA-based man-machine battle Stud games, including keyboard, display screen. Development environment is quartus ii 8.0.
pin-lv-ji
- 设计的是一个数字频率计，通过八个七段数码管显示频率值。系统时钟选择的50M的时钟，闸门时间为1s（通过对系统时钟进行分频得到），在闸门为高电平期间，对输入的频率进行计数，当闸门变低的时候，记录当前的频率值，并将频率计数器清零，频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时，测量从外部输入的数字信号，否则测量系统数字时钟信号模块的数字信号。（附详细PDF文档介
hanzi
- 主要是基于FPGA的汉子的显示，提取汉字库，服务于其他程序-Is mainly based on the FPGA man display, extraction of Chinese characters library, service to other programs
Mano-CPU_VHDL-Implementation
- Mano s cpu for Man s instructions
miniprinter
- 微型打印机模块实验.rar；基于FPGA-2C35核心；博创实验箱平台。 在quartusII里面添加uart核，nios II的Console构成人机交互界面，串口与微型打印机通信，打印出数据。 -Micro printer module experiment rar core on the FPGA-2C35 Borch experimental box platform. QuartusII inside to add the uart nuclear, nios II Con
selfRst
- 用于产生自复位的信号，有内部校验，可以确保不会误复位，复位时间也可以人为设定。-Used to generate a self-resetting signal, internal calibration, can ensure that no mistake is reset, the reset time can also be man-made.
MAX10-on-chip-flash-controller
- Altera MAX10 FPGA on-chip flash控制器代码，虽然由QII生成，但可以从中学习到很多硬件描述语言的设计方法，希望能够帮助那些正在学习VHDL语言设计的人。-Altera MAX10 FPGA on-chip flash controller code, although generated by QII, but you can learn a lot of hardware descr iption language design methods, hoping t
ADC
- verilog At the last, before starting fist go through the FPGA NEXYS2 Board manual. It will be useful for you for this interfacing and also for the future. Best of luck…, try this one because practice makes man perfect. And, yes also if you have a