CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - marc

搜索资源列表

  1. AdcClock

    0下载：
  2. Device: Virtex-6 -- Author: Marc Defossez -- Entity Name: AdcClock -- Purpose: High-speed local clock control for an interface between a FPGA and a -- Texas Instruments ADC. -- Tools: ISE - XST -- Limitations: none -- -- Revis

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-30
    • 文件大小：5838
    • 提供者：liu qiang

  1. AdcData

    0下载：
  2. Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcDataMultiChnl -- Purpose: Four channel version of the data capturing for a Texas Instruments ADC -- Tools: ISE, XST -- Limitations: none -- -- Revision History:-Device: Virtex

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-01
    • 文件大小：5592
    • 提供者：liu qiang

  1. AdcFrame

    0下载：
  2. -- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcFrm -- Purpose: This file is part of an FPGA interface for a Texas Instruments ADC. -- Tools: ISE + XST -- Limitations: none--- Device: Virtex-5 -- Author: Marc Defossez --

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-03
    • 文件大小：7406
    • 提供者：liu qiang

  1. AdcMem

    0下载：
  2. -- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcMem -- Purpose: Clock crossing data buffer made from distributed memory. -- Tools: -- Limitations: none--- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcMem

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-05
    • 文件大小：3302
    • 提供者：liu qiang

  1. AdcToplevel

    0下载：
  2. -- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcToplevel -- Purpose: FPGA interface to a Texas Instruments ADC -- Tools: ISE, XST -- Limitations: none--- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcTopl

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-02
    • 文件大小：5227
    • 提供者：liu qiang
搜珍网 www.dssz.com