搜索资源列表
CPU
- 一个多周期CPU的完整设计，quartus平台，Verilog实现，内含实验报告，和详细的各模块功能表-Complete a multi-cycle CPU design, quartus platform, Verilog implementation, includes lab reports, and a detailed menu of each module
alu
- 设计带进位算术逻辑运算单元，根据74LS181功能表，用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能，编辑实验原理图，在算术逻辑单元原理图上，将其扩展为带进位的算术逻辑运算单元，对其进行编译，并设计波形对其进行仿真验证，最后下载验证-Design into the digital arithmetic logic operation unit, in accordance with menu 74LS181 with Verilog HDL hardware desc
FTClean
- Connect OBD connector to car diagnostic socket. Then connect hardware interface to any free USB port of your PC or laptop. Start program VagTacho.exe. Select ECU from menu. If you don t know type of kombiinstrument, press Connect Any Tacho button
74LS
- 数字逻辑与系统的关于所有的器件74LS的介绍，功能表-Digital Logic and System devices 74LS on the introduction of all the menu
ALU
- 本实验是根据算术逻辑运算单元的功能表、通过手动方式，改变控制信号的组合、从而实现不同的算术以及逻辑运算功能、并将结果与标志位表示出来。-This experiment is based on arithmetic logical unit menu, to manually change the control signal combinations to achieve different arithmetic and logic functions, and the results that
Four-controllable-counter
- 功能是（用Verilog语言的，内有比较详细的注释）： （1）计数器的功能是从0到9999计数，并能以十进制数的形式在七段数码管上显示出来(包括七段数码管显示模块). （2）该计数器有一个1个nclr和一个adj_plus端，在控制信号的作用下（见下表），计数器具有复位、增或减计数、暂停的功能。编写以上的程序的完整模块. 计数器的功能表 nclr adj_minus 功 能 0 0 复位为0 0 1 递增计数 1 0 递减计数 1 1 暂停计数 -Functi
allot1_4
- 设计一个双1路到4路的数据分配器电路 设计要求： （1）1路到4路数据分配器其逻辑功能表如表3.2.2所示，试用行为描述方式写出设计块对其逻辑功能进行描述。 表3.2.2 数据分配器功能表 S1 S0 Out0 Out1 Out2 Out3 0 0 in z z z 0 1 z In Z Z 1 0 Z Z In z 1 1 Z Z Z in-1 way to design a dual 4-way data distributor circuit design
LCD12864
- 本程序用12864液晶实现简单菜单功能，在此程序基础上我们可以不同的程序模块组合到一起-This procedure simple menu with 12864 features, in this procedure, based on a different program modules can be combined together
picoblaze
- 基于Nexys3的picoblaze，实现了一个命令菜单，可以控制流水灯，VGA显示，交通灯。verilog，VHDL都有。-Based picoblaze Nexys3 achieve a command menu, you can control the water lights, VGA display, traffic lights. verilog, VHDL has.