搜索资源列表
脉冲记时CPLD
- 工作原理： 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个 74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。 测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。 开始测试： 按下按键，应该可以见到LED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后， LED熄灭，数码管有数字显示，此为时间值，单位为秒，与智
用verilog语言编写的按键控制流水灯实验程序
- 用verilog语言编写的按键控制流水灯实验程序。通过3个按键可以分别控制流水灯的亮灭、左移、右移。压缩包内也包含此按键控制流水灯实验程序的modelsim仿真文件。-Verilog language with control buttons light water experimental procedure. By three buttons can control the light water lights off, left, right. This archive also cont
sdr_c_trl_verilog
- SDRAM 控制器的Verilog代码 经过综合验证过的.无截压密码-SDRAM controller Verilog code comprehensive test after all. No cut-off pressure Password
DE2_LCM_CCD_onchip.7z.RAR
- 將DE2連接到LCD版面上 內為友晶客科技公司所附製的程式碼-DE2 will connect to the LCD layout for Terasic off technology companies attached to the system code
CodeLock
- 用于模仿密码锁的工作过程。完成密码锁的核心控制功能。可实现数码输入、清除、退位、设置密码、错误提示、系统报警、解除报警、系统关闭等功能。-Used to imitate the work of the code lock process. Locks achieve the core control functions. Digital input can be achieved, clear, step down, set a password, error message, the syst
jtd
- 这个是用verilog语言编写的基于FPGA的交通灯控制器，分别控制四个方向上的交通灯的通断-The verilog language is FPGA-based traffic light controller, respectively, the four direction control of traffic lights-off
EDA
- 设信号ＣＨ表示计算路程脉冲，每０.１公里变化一个周期．出租车三公里内为起步价７.０元，超过三公里，每公里２.４元．设置一个开车键，停止状态按动一次表示开车，开车状态按动一次表示下车．一个暂停键，暂停是停止收费，再次按动继续收费．七段码显示当前价格和路程．且所有七段码为动态显示． 如果有谁会的话，帮帮忙吧，写些主要的程序就行了-Established that the calculation of CH distance signal pulse, 0.1 kilometers of each
SPI_IIC_design_example
- ALTERA原厂提供的例程，网上很难找到的，在MAX2系列芯片上实现过，VHDL和VERILOG两种语言编写 IIC读写程序-ALTERA provided the original routine, it is difficult to find online and in the MAX2 series chip-off, VHDL and VERILOG two languages
santhosh_verilog_adder
- This has code off multibit Adder. IT is written in verilog. The associated test bench for the verilog code is also attatched within the rar file. Uncompress the rar file and the file name describes the function of each code file.. Comments are we
digital_lock
- Verilog code for digital combinational lock //BCAC – Unlock sequence //wrong sequence –alaram goes on and goes off only after pressin another 4 wrong buttons. //once the lock is open ,we can close the lock by pressin any key //From any state
pcm
- 在光纤通信系统中，光纤中传输的是二进制光脉冲"0"码和"1"码，它由二进制数字信号对光源进行通断调制而产生。而数字信号是对连续变化的模拟信号进行抽样、量化和编码产生的，称为PCM（pulse code modulation），即脉冲编码调制。这种电的数字信号称为数字基带信号，由PCM电端机产生。-In optical fiber communication systems, fiber-optic transmission of light pulses is a binary "
FD_sd_card_V1.0
- 本人上网下载下来并调试过的，完全实现NIOS 下对SD卡读写及包括FAT16文件系统的实现，使用的是QT8.1，FPGA里实现，里面有详细接线图，是完整的一个工程，在EP2C20Q240C8里调试成功-I downloaded off the Internet and debug off, and the full realization of NIOS under the SD card reader and includes FAT16 file system implementation,
clock
- 这是一个数字时钟的数字逻辑电路，整个工程打包上传，时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point timekeeping, timing alarm clo
aes_core_latest-1.tar
- Simple AES (Rijndael) balance implementation and trade off size and performance-Simple AES (Rijndael) balance implementation and trade off size and performance
VHDL(LOCK)
- 数字密码锁的设计与实现 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习数字密码锁的设计 二．实验内容 设计一个数字密码锁，对其编译，仿真，下载。 数字密码锁具体要求如下： 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时，开锁成功，显示绿灯，否则开锁失败，显示红灯。 3.具有修改密码功能。修改密码时，先开锁，开锁成功才可以修改。 4.系统同时具有关锁功能。关锁后，显示红灯。 5.密码由拔码开关表
PWM_LED
- 利用PWM控制LED亮灭的verilog程序，开发环境quartusII7.0-Using PWM control of LED light off a verilog program development environment quartusII7.0
PRJ
- 四个 LED 从左到右依次点亮（跑马灯效果） ，周而复始；按下复位按键后， 四个 LED 熄灭，然后再恢复到跑马灯的效果。-4 LED light up from left to right (Marquee effect), again and again press the reset button, the four LED is off, then back to the Marquee effect.
DF2C8_02_Key_SW_LED
- 1：按下复位按键，四个 LED 熄灭 2：如果拨码开关全部为 OFF 状态（输入 1111） ，四个 LED 从左到右依次点亮（跑马灯 效果） ，周而复始； 3：如果拨码开关不全为 OFF 状态（输入 0000~1110） ，四个 LED从左到右依次点亮（跑 马灯效果） ，周而复始； 4：如果按下四个轻触按键中的任意一个，LED 将全部点亮，放开按键后 LED 将恢复到 左移或右移操作，但移位操作的计
key_led_v
- 在quartus 2 环境下，基于verilog 语言实现按键_LED亮灭功能，并且编译通过，适合初学者。-In quartus 2 environment, based on verilog language button _LED light off function, and compile, for beginners.
hainan
- MAX+PLUS2环境下VHDL彩灯控制器编程 1．有十只LED，L0……L9 2．显示方式 ①先奇数灯依次灭 ②再偶数灯依次灭 ③再由L0到L9依次灭 3．显示间隔0.5S，1S可调-MAX+ PLUS2 programming environment, VHDL lantern controller 1. With 10 LED, L0 ... ... L9 2. Display odd lights turn off before ① ② ③ again