CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - post

搜索资源列表

  1. ADC0832_test.rar

    0下载:
  2. ADC0832是一个8-bit的ADC转化芯片,工作频率为250Khz,最大频率可达400Khz,转化通道有两个,输入电压可分有单端或差分形式。本测试使用单端电压输入形式,从昔年的CH0输入电压,使用Xilinx XC3S200AN开发板,并且使用Xilinx ise工具中的ChipScope工具来查看转化后的DO数据是否正确。经验证,输入电压范围是0V--5.5V,当电压达到5.5V时,满刻度.,ADC0832 is an 8-bit conversion of the ADC chip, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3628113
    • 提供者:zhangjiansen
  1. CORDIC

    1下载:
  2. :CORDIC算法将复杂的算术运算转化为简单的加法和移位操作,然后逐次逼近结果。这种方法很好的兼顾了精度、速度和硬件复杂度,它与VLSI技术的结合对DSP算法的硬件实现具有极大的意义,因而在数字信号处理领域得到了广泛应用。本文首先简要介绍了CORDIC算法的原理,然后详细描述了双模式(旋转/向量)CORDIC算法的预处理和后处理,并且基于FPGA实现了流水线双模CORDIC算法。-By converting complex arithmetic into simple operations su
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:393731
    • 提供者:daisywmc
  1. QuartusIIandModelSim

    0下载:
  2. 本文主要描述了如何在QUARTUS II 中输入程序文件,生成网表及标准延时文件,然后通过 MODELSIM进行功能仿真与后仿真的过程,主要为图解,含全部代码及仿真波形。 -This article describes how to enter at QUARTUS II program file, generate netlists and standard delay file, and then through the ModelSim for functional simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:277929
    • 提供者:朱雯
  1. ALU8

    0下载:
  2. ALU算术逻辑单元,8位,含源程序以及仿真后的波形图-ALU arithmetic logic unit 8, including source code, as well as post-simulation waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:30037
    • 提供者:赵剑平
  1. GraduationProject

    0下载:
  2. 进行了一个8位CISC处理器的设计与实现,该微处理器含有计算机基本的功能模块,并对存储器进行了层次化设计。指令系统中的指令分为四大类共十六条,其中包括算术逻辑指令、I/O指令、访存、转移指令和停机指令。在处理器的实现过程中,首先给出了数据通路结构,然后采用VerilogHDL进行硬件电路描述,并对每一个模块进行功能仿真以验证设计的正确性。最后对整个处理器执行程序进行指令验证,并得到综合后的网表。-Conducted an 8-bit CISC processor design and imple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:517997
    • 提供者:李东升
  1. sdf_patch

    0下载:
  2. sdf patch for some asyn circuit for post simulation-sdf patch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:651
    • 提供者:yoarst
  1. hdb3_codedecode

    1下载:
  2. 用VERILOG实现的,hdb3编码器和解码器,经过前仿真和后仿真成功-Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation
  3. 所属分类:VHDL编程

    • 发布日期:2013-03-05
    • 文件大小:434978
    • 提供者:Along
  1. div_fru

    0下载:
  2. 介绍分频器的好资料。不光有奇数分频、偶数分频,还有小数分频。相信把这个资料理解透了后以后分频器的设计就不是问题了。-Introduction divider good information. Not only have an odd frequency, even frequency, there are fractional. I believe understanding this information through the post after the Divider is not
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:14343
    • 提供者:chengpan
  1. LDO

    0下载:
  2. 收集的9篇关于LDO的研究生学位论文 1、LDO线性恒流型高亮度LED驱动的研究与设计 2、大电流_高稳定性LDO线性电源芯片的设计和实现 3、带有双电子开关的LDO电源管理芯片的设计 4、高精度_低噪声LDO线性调整器的设计 5、基于单片DC_DC的LDO设计 6、集成于GPS射频芯片的LDO设计 7、具有LDO模式的电流模同步降压型稳压器芯片XD1112设计 8、利用Verilog_A对LDO_Charg_省略_自动切换电源管理芯片的Top_ 9、一种基于
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:20734110
    • 提供者:lyy
  1. ASIC

    0下载:
  2. 本文介绍了基于标准单元库的深亚微米数字集成电路的自动化设计流程。此流程从 设计的系统行为级描述或 RTL 级描述开始,依次通过系统行为级的功能验证,设计综合,综合后仿真,自动化布局布线,到最后的版图后仿真。在-This article describes the standard cell library based on deep sub-micron digital IC design flow automation. This process from the design of sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1705895
    • 提供者:xiao
  1. Post_simulation_based_QuartusII_ModelSimSE(Verilog

    0下载:
  2. 详细的讲解了怎样利用modelsim进行后仿真,对初学者很有帮助。-In detail how to use modelsim post-simulation, helpful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:1009012
    • 提供者:
  1. modesim

    0下载:
  2. 讲述使用modelsim进行验证,使用verilogHDL语言进行建模。其中还包括一个讲述怎样用verilog语言编写测试台的详细文档,对fpga cpld设计的后期验证有很大的帮助。-About the use modelsim for authentication, use verilogHDL language modeling. It also includes a focus on how to use verilog test bench written a detailed doc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2177395
    • 提供者:zhangyujun
  1. modelsim

    0下载:
  2. Modelsim仿真软件的使用比较复杂,本教程中详细说明了该软件的安装注意事项、前仿真后仿真的相关用法以及相关问题的解决方法-Modelsim simulation software is more complex to use, this tutorial explains in detail the installation of the software note, the former related to use of simulation and post-simulation so
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:405270
    • 提供者:王玉强
  1. dsp_ohp

    0下载:
  2. Digital signal processing overhead slides in post scr ipt format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:601977
    • 提供者:p2p_123
  1. CircuitAnalysisDemystified

    0下载:
  2. i want the projects on verilog please post them
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1468438
    • 提供者:pavan
  1. Virtex2_Manual

    1下载:
  2. Xilinx is disclosing this user guide, manual, release note, and/or specification (the "Documentation") to you solely for use in the development of designs to operate with Xilinx hardware devices. You may not reproduce, distribute, republish, downlo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3571688
    • 提供者:marcus choi
  1. model_adder

    0下载:
  2. 包括一个基于Quartusii的加法器工程,以及基于ModelSim的前仿真、综合后功能仿真和布局布线后时序仿真的完整例程及testbench文件,吐血推荐,非常有用!-Includes an adder based Quartusii works, and the first based on ModelSim simulation, synthesis functional simulation and post layout timing simulation after complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:490814
    • 提供者:gglight
  1. modelsim-timing-analysis

    0下载:
  2. 自己整理的一个关于如何使用modelsim进行功能仿真,时序仿真和布局布线的后仿真的文档,例子是抄的,针对的版本是modelsim se6.2b-Their finishing a feature on how to use modelsim for simulation, timing simulation and post-layout simulation of the document, copy the example is for the version of modelsim se
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:705918
    • 提供者:雍振强
  1. cnt_for_sim

    0下载:
  2. 采用VERILOG语言的计数器的设计,经过前仿和后仿,仿真波形正确,适用于初学者学习VERILOG语言-Using VERILOG design language of the counter, through the imitation of pre-and post-simulation, the simulation waveform is correct, for beginners to learn the language VERILOG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:341364
    • 提供者:syai02
  1. LPC post

    0下载:
  2. 使用VHDL语言通过LPC接口实现的post卡功能,用于debug
  3. 所属分类:VHDL编程

« 12 »
搜珍网 www.dssz.com