CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - put

搜索资源列表

  1. lightW

    0下载:
  2. 一個LCD燈的小程序。不是我寫的。我只負責了調試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR,管腳連接標示了。我也下在電路板上試過了,沒有問題。要用到實驗板上的兄弟們把CLK1改到TESTOUT3或者0就好了。綫幫助新手,人人有責。-a small LCD lights procedures. I did not write. I am only responsible for the debugging. Apply in ACEXEP1K30QC208-3 on.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:236530
    • 提供者:鄧翀
  1. automachine

    1下载:
  2. 自动售货机 l 设计要求: 1.机器有一个投币孔,每次只能投入一枚硬币,但可以连续投入多枚硬币。机器能识别的硬币金额为1元,5角和1角。顾客可选择的饮料价格有1元,1元5角,2元三种。每次只能售出1瓶饮料。 2.购买饮料时先选择饮料价格再投币,当投入的硬币总金额达到或超过饮料价格后,机器发出指示信号并拒收继续投入的硬币。顾客投币后,按动确定键,机器将发出饮料和找零硬币,若所投金额不足,则发出欠资信号指示。在欠资情况下,顾客可以继续投币购买,也可按取消键,机器将退出所投入的全部金额。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1365
    • 提供者:zy
  1. 61EDA_C2194

    0下载:
  2. < xilinx ise 9.x fpga cpld设计指南>>, xilinx设计经典中的经典书籍,讲得非常全面.是fpga设计人员不可或缺的书籍-xilinx design classic of the classic books, put it very comprehensive. fpga design is an indispensable book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4421421
    • 提供者:feifei
  1. MCDESIGN

    0下载:
  2. VHDL详尽世界观 用于成品率的的语言,请大家 参考使用,并提出宝贵建议-VHDL detailed outlook for the yield of the language, please refer to the use, and put forward valuable suggestions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2584
    • 提供者:
  1. Quartus7.2andModelSim

    0下载:
  2. 结合截图,quartus2与ModelSim的联调的详细操作步凑,使初学者迅速上手-Combination of shots, quartus2 with the ModelSim FBI put together a detailed step-by-step operation, so that beginners get started quickly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:206947
    • 提供者:余彦培
  1. sh_machine

    0下载:
  2. 自动售货机:先投入一定数目货币,然后根据货币购买力进行相应货物的选择,然后确定购买,出货并找零,完成交易。也可在确定购买前任何时刻按取消键退出所有货币。-Vending machine: put a certain number of first currency, and then carried out in accordance with the corresponding purchasing power of money to choose the goods, and then de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1600
    • 提供者:张利
  1. clock

    0下载:
  2. 一个简单那的数字电子钟 VHDL的,很简单,适合刚入门的新手练习-It' s a simple VHDL digital electronic clock, simply put, the new entry just for practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1028526
    • 提供者:假老练
  1. Windy_VGA_1c6

    0下载:
  2. 在cyclone EP1C6 上实现VGA 1028*768 16M色的显卡显示功能,而且还做了一个8色的VGA接口,可以实现双头输出。完整的QuartusII 工程,我也把相关的图片一起打包了。本人是作者,看不懂可联系:13802939662-In the cyclone EP1C6 achieve VGA 1028* 768 16M color graphics display, but also made an 8-color VGA interface, dual-head output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1591122
    • 提供者:陈敏丰
  1. quartusII8.0_crack

    0下载:
  2. quartusII8.0软件的使用许可,需要学习的朋友可以拿来使用,不要外传,-quartusII8.0 software use license, you must learn from a friend can put to use, not rumor, thank you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:15230
    • 提供者:
  1. DE2_disc.part1

    0下载:
  2. DE2光盘资料,请把 part1-part3全下载下来,然后放到一起解压,文件太大,谅解!-DE2 CD-ROM, please download part1-part3 all down, and then put together with decompression, file is too large, understanding!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-05
    • 文件大小:65099999
    • 提供者:Tnavy
  1. DE2_disc.part2

    0下载:
  2. DE2光盘资料,请把 part1-part3全下载下来,然后放到一起解压,文件太大,-DE2 CD-ROM, please download part1-part3 all down, and then put together with decompression, file is too large,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:65099999
    • 提供者:Tnavy
  1. vending_vhdl

    0下载:
  2. 1、机器有一个投币孔,每次只能投入一枚硬币,但可以连续投入多枚硬币。机器能识别的硬币金额为1元,5角和1角。顾客可选择的饮料价格有1元,1元5角,2元三种。每次只能售出1瓶饮料。 2、购买饮料时先选择饮料价格再投币,当投入的硬币总金额达到或超过饮料价格后,机器发出指示信号并拒收继续投入的硬币。顾客投币后,按动确定键,机器将发出饮料和找零硬币,若所投金额不足,则发出欠资信号指示。在欠资情况下,顾客可以继续投币购买,也可按取消键,机器将退出所投入的全部金额。 3、顾客投入硬币之后,如果未
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:291888
    • 提供者:蒋晓玲
  1. jipinqicepinzhou

    0下载:
  2. 计频器有两种测量方法,即测频和测周,我们提出选用测频的方法,但是有时老师也会让我们编写可以选用测频、测周并且两者可以自动选择的程序,本程序即可达到这个要求。-Frequency meter, there are two measuring methods, that is, the frequency measurement and test week, we put forward to use frequency measure, but sometimes the teacher will
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:644411
    • 提供者:amy
  1. vga_gui

    0下载:
  2. 在DE2开发板上实现,由于DE2中的SSRAM只有512K,所以640*480*3(byte)的显存是不够的显示结果是经缩放 后的效果,具体可修改Altera_UP_Avalon_Pixel_Buffer buffer模块中的相关代码。 我把代码移植到DE2-70上后,显示的就很正常了。-In the DE2 development board to achieve, due to the SSRAM DE2 only 512K, so 640* 480* 3 (byte)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-19
    • 文件大小:29208346
    • 提供者:张业
  1. SOPCIntroductory

    0下载:
  2. posc开发,让初学者迅速学习该环境的开发,并投入到实践中-posc development for beginners to learn the environment quickly developed and put into practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2039248
    • 提供者:枫雪
  1. verilog_testbench_genetator

    0下载:
  2. 这是一个perl程序 只需要在cmd中运行,参数为你的Verilog名字 功能是:半自动生成Verilog的testbench,提高编码效率-#-----READ ME of verilog_tb_generate.pl----------------------| # | #-----copyright(C) Xzmeng 2010---------------
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2223
    • 提供者:zishan
  1. LEDWALK

    0下载:
  2. 走马灯,又名马骑灯,是中国传统玩具之一,灯笼的一种,常见于元夕、元宵、中秋等节日。灯内点上蜡烛,烛产生的热力造成气流,令轮轴转动。轮轴上有剪纸,烛光将剪纸的影投射在屏上,图象便不断走动。因多在灯各个面上绘制古代武将骑马的图画,而灯转动时看起来好像几个人你追我赶一样,故名走马灯。走马灯内的蜡烛需要切成小段,放入走马灯时要放正,切勿斜放。走马灯VHDL代码 非常有用非常有用!-Revolving door, also known as Maji lights, is one of the tradi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:85646
    • 提供者:李萌
  1. UHF-RFID-CRC

    1下载:
  2. 本文首先研究了IsO/IECl8000.6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式,对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析,并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨,重点研究了ISo/IECl8000.6标准中采用的数据保护与校验技术,即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4366124
    • 提供者:HY jian
  1. 35_bit_pack

    0下载:
  2. hiiiiiSystem will automatically delete the directory of debug and release, so please do not put files on these two directory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:976
    • 提供者:Puneet
  1. countdown

    0下载:
  2. Please read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2837
    • 提供者:vishal
« 12 3 4 »
搜珍网 www.dssz.com