搜索资源列表
frequency_counter_2(successful)(top-down design).r
- 小巧的频率计数器，VHDL源代码和仿真文件具全，直接从管工程文件拷贝过来。绝对可用。-compact frequency counters, VHDL source code and simulation with all documents directly from the control engineering documents copied. Absolutely available.
DSPBuilderFIR.files
- 在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理（DSP，DigitalSignalProcessing）中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应（ⅡR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为明智的设计工程师的首选，在采用VHDL或VerilogHDL等硬件描述语言设
lf_decode
- 检测BT.656视频格式中内含的同步信号，可分离出行场同步信号。-detection R BT.656 video format containing the synchronization signal separable travel market synchronous signal.
caisezhuanhuan
- 现色彩空间转换R’G’B’ to Y’CbCr的VHDL源代码。
数字电子电路-VGA图像显示控制器
- 设计一个VGA图像显示控制器，使其实现以下功能---- 1． 显示模式为640╳480╳60Hz。 2． 用拨码开关控制R，G，B（每个2位），使显示器可以显示64种纯色。 3． 在显示器上显示横向彩条信号（至少六种颜色）。 4． 在显示器上显示纵向彩条信号（至少八种颜色）。 5． 在显示器上显示自行设定的图形，图像等。 6． 选做，自拟其他功能。 所利用到的元器件有： 电脑，显示器，vga接口转换模块， 数字电子电路实验开发板，30Mhz晶振，下载线，电源等
R-S触发器
- R-S触发器的vhdl语言描述
VHDL-ROM4.基于ROM的正弦波发生器的设计
- 基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 ,ROM-based design of the sine wave generator: 1. Sinusoidal waveform generator by the data storage module (ROM), wav
fpgaandmcuand25h20.rar
- FPGA 和ＭＣＵ的并口通信 及ＭＣＵ和Ｅ２ＰＲＯＭ(FM25H20)SPI通信 功能：ＦＰＧＡ对ＭＣＵ的写（ＦＰＧＡ发给ＭＣＵ的地址是写进Ｅ２ＰＲＯＭ的地址 ，Ｅ２ＰＲＯＭ中的数据是 ＦＰＧＡ发送的数据。） ＦＰＧＡ对ＭＣＵ的读（ＦＰＧＡ读取它发给ＭＣＵ在Ｅ２ＰＲＯＭ中存取的数据） 程序和图见附件 恳请高手指导 小弟急啊！,FPGA and MCU
ug_lpm_rom.rar
- quartus rom的生成 运用matlab生成.mif或.hex文件 载入rom表,quartus rom the use of matlab generated generation. mif or. hex file loading rom Table
Quartus9.0crackfile.rar
- 这是最新版的Quartus9.的破解文件，怎么做我就不说了，里面说的很清楚，我已经尝试，保证能用！希望大家学习愉快！,This is the latest version of Quartus9.' s Crack file, how do I do not say, which says very clearly, I have tried to ensure that can be! Hope that we learn with pleasure!
cpu-kongzhi
- 1. 实现能够执行R型、LW、SW、BEQ以及J指令的单时钟控制器，使其能够支持基本的指令。 2. 用Verilog HDL实现单时钟CPU控制器，在ISE上进行波形仿真，并在FPGA上实现。-1. Implementations can perform R-type, LW, SW, BEQ, and J instruction every clock controller, to enable them to support the basic directives. 2 single-
convolution_encoder_VHDL
- 卷积码编译码,由SERVICE、PSDU、TAIL和PAD域组成的DATA域应进行卷积编码，码率应根据所需的传输速率从R=1/2,2/3,3/4中选择-for 802.11a simulation WLAN FEC convolution_encoder g0=133 g1=171 Rate 0:1/2 1:2/3 2:3/4 for 802.11a simulation
NCO_based_rom
- 完整的基于ROM查找表的NCO 产生10位宽的正交信号-Integrity of the ROM-based lookup table of the NCO have 10-bit wide of the orthogonal signal
PWM_deadtime
- 利用HDL语言编写的PWM死区时间的实现，已经通过本人仿真验证，对于电力电子行业的研发人员有帮助-Using HDL languages implementation of PWM dead time has passed my simulation, for the power electronics industry, R & D staff to help
crack_modelsim_6.6d
- crack_modelsim_6.6d，最新版modelsim仿真软件-crack_modelsim_6.6d, the latest version of modelsim simulation software
spi
- SPI总线接口的verilog源码，包含仿真模块modelsim 和 quartus 工程。本人测试通过。-SPI bus interface in verilog source code, including the simulation module modelsim and quartus project. I test.
ahb_ram
- AHB接口的ram控制器，可靠性非常强。除了两个周期内发生读到写或写到读的极限情况（一般处理器设计中不会有这种传输方式），其他传输方式完全没有问题-AHB interface ram controller, reliability is very strong. In addition to occurring in two cycles read or write read write the limit (usually processor design will not have such
using_the_block_RAM_in_Spartan-3_FPGA
- Spartan-3 系列 FPGA 中的 Block RAM 的使用-using the block RAM in Spartan-3 FPGA
LED-R-G-B-main
- LED R G B三色混合调光PWM控制-LED R G B main
LED-R-G-Biic
- LED R G B三色混合调光PWM控制-LED IIC R G B communication