搜索资源列表
shift_register
- -- DEscr iptION : Shift register -- Type : univ -- Width : 4 -- Shift direction: right/left (right active high) -- -- CLK active : high -- CLR active : high -- CLR type : synchronous -- SET active : high -- SET type : synchronous
xilinx_fpga
- 赛林思fpga开发实例包括verilog语言和vhdl语言-The Sailin Si fpga development Examples include the verilog language and vhdl language
numerosprimosr
- Diseñ o de una FSMD que permite encontrar si dos numeros son primos relativos
iselab
- ise实验教程，适合初学者学习使用，能够熟悉赛林思FPGA开发环境。-ise experimental tutorial for beginners to learn to use, to become familiar with Sailin Si FPGA development environment.
key_music
- 简易硬件电子琴 在开发板上实现一个简易电子琴，按下KEY1~KEY7 分别表示中音的DO、 RE、MI、FA、SOL、LA、SI 按住KEY8 再按KEY1~KEY7 分别表示高音的 DO、RE、MI、FA、SOL、LA、SI。通过这个实验，掌握利用蜂鸣器和按键 设计硬件电子琴的方法。-Simple hardware keyboard In the development of board achieve a simple keyboard, press KEY1 ~ KEY
detector_unos
- detertor de unos, deterta si vienen 4 unos eguidos , maquina de estados
3_3matrix_mul
- it si a 3 3 matrix multiplication
register
- 采用Verlog编写的仿8086通用寄存器。包含了AX,BX,CX,DX,BP,SI,DI,SP八个通用寄存器，并且前四个可通过W-B选择为高八位或低八位-With Verlog written in imitation of 8086 general-purpose registers. Contains the AX, BX, CX, DX, BP, SI, DI, SP eight general purpose registers, and the first four by the W
examples
- 赛林思开发环境下的基本实验例程，方便学习-The basic experiments routines Sailin Si development environment to facilitate learning
iic_v2_00_a
- 基于赛林思FPGA的IIC接口设计，支持主机、从机、多主机通信的总线特性，包括datasheet，C语言源代码。-Sailin Si FPGA-based IIC interface design to support the host from the machine, multi-master communication bus features, including the datasheet, C language source code.
main
- 采用现场可编程逻辑器件（FPGA）制作，利用EDA软件中的verilog HDL硬件描述语言控制进行控制，然后烧写实现.按键7~1分别用于七个音符的发音（DO，RE，MI，FA，SO，LA，SI），同时LED灯点亮。按键8和9用于控制乐曲的播放，可以选择三个曲子的播放。-Using field-programmable logic device (FPGA) production, the use of EDA software verilog HDL hardware descr iption
PICC Modified-Miller Decoder
- Support 106/212/424/848kbps, modified miller code decoder. Si verified.
barrel_shift
- This project si barrel shifter for an 8-bit
siwei
- si wei bijiaqi de verilog daima
code
- 若输入信道的各符号等概出现，求该信道 的互信息量 • 画出不同信噪比下的互信息量变化的曲线， 以M为参数，画一簇曲线（其中加上一条 AWGN信道容量曲线作对比） • 调整函数a=f(x)，使当x=si时，a=iA‐b，b也为 一实常数，在A和 不变的情况下，互信息 量随b的变化情况是什么趋势？ • b的取值对互信息量随信噪比的变化曲线的 影响-If the input channel of the symbols, such as concept, f
TEST1
- 在本实验中，用三个按键开关来表示 1 位全加器的三个输入（ Ai、 Bi、 Ci）； 用二个 LED 来表示 1 位全加器的二个输出（ Si， C）。通过输入不同的值来观察输 入的结果与 1 位全加器的真值表（表 1-1）是否一致。-In this experiment, three button switches to represent three input a full adder (Ai, Bi, Ci) two by two LED to indicate output a