CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - smart

搜索资源列表

  1. xiaoche

    0下载:
  2. 用VHDL编程的智能寻迹小车.驱动电机沿黑线运动,转弯的时候有灯显示.可以综合,实际硬件调试通过.是学习VHDL的很好实例-VHDL programming smart tracking.The car. Electric drives along the black line campaign turning the lights are shown. can comprehensive, practical hardware debugging through. learning is a
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:91938
    • 提供者:张岚
  1. clockdesign

    0下载:
  2. 基于SMART-I实验平台的时钟电路设计与实现,利用vhdl编程进行仿真,并且下载实现,功能正确-based on SMART - I platform clock circuit design and implementation vhdl use simulation program, and download realization function correctly
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:308076
    • 提供者:刘素珍
  1. sd_reader.rar

    0下载:
  2. SD卡读卡器模块的VHDL及软件驱动代码,可作为外设挂接在Avalon总线上。支持以SD模式、4线模式读取。在24MHz时钟驱动下读取速率可达8MByte/s,SD card reader module and software drivers VHDL code, can be articulated as a peripheral bus in Avalon. To support the SD model, 4-wire mode read. Driven by the 24MHz clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:18282
    • 提供者:ctqy
  1. vhdlcpld.rar

    0下载:
  2. 用vhdl实现四人智能抢答器,强大成功,显示抢答号。超时没有人回答,有报警提示。,Using vhdl implementation of four smart Responder, strong success, showing to answer in number. Out that no one answered, there is alarm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:337848
    • 提供者:bela
  1. 61EDA_D702

    0下载:
  2. 4位电子智能密码锁,基于VHDL语言设计,MAX+PLUSⅡ环境下实现-4 electronic smart locks, based on the VHDL design language, MAX+ PLUS Ⅱ environment to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1102408
    • 提供者:spy0501
  1. dianfengshan

    0下载:
  2. 能实现智能风扇控制,包括模式选择.摇头.定时等功能.-To achieve the smart fan control, including the mode selection. Shook his head. Timing functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1161211
    • 提供者:龙龙
  1. ActelFPGA_HE_ApplicationNote

    0下载:
  2. 在手持式设备的应用中(包括智能电话、相机和 MP3 播放器),用户大多考虑低功耗、 小尺寸,整个系统中除了处理器外,往往需要提供多种通信接口与存储器接口,用于实现对 硬盘、SD 卡、CF 卡以及 USB 的通信等,用 FPGA 来实现这些接口将会是一种理想的解决 方案。本方案采用 Actel 低功耗的 IGLOO 系列作为处理器(PXA270 或 ARM)的桥接器件和 设备控制器,不仅能够大大简化处理器设计的复杂度,而且 IGLOO 的超低功耗 (最小 5μ W)以及超小封装
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:242802
    • 提供者:zxx359654879
  1. onePWM

    0下载:
  2. 发个智能车的舵机控制的例子。代码实现的功能是使小车自动左右拐弯-Made a smart car steering gear control example. Code to achieve the function is to enable automatic car turning around
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:835854
    • 提供者:jemofh
  1. smart

    0下载:
  2. 周立功的SmartEDA中的串口源码,照着书本敲入电脑的-ZLG' s SmartEDA the serial source code, according typing computer books
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:830
    • 提供者:123
  1. states

    0下载:
  2. 数字钟是一个实用而简单的独立设计,但是根据不同的做法,变化和功能很多,数字钟设计到分频,计数,状态转换,进制转换,和特殊情况处理等。设计应该由易到难,先设计一个简单的数字钟,然后进行功能扩充。数字钟无论如何变化,都是一个独立芯片自成系统,不需要和其他的智能芯片进行通讯。本程序主要实现简单的计时功能。-Digital clock is a practical and simple for independent design, but according to different practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:172894
    • 提供者:平凡
  1. qiangdaqi-EDA

    0下载:
  2. 智能抢答器的EDA实现: 1. 四人参赛每人一个按钮,主持人一个,按下就开始; 2. 每人一个发光二极管,抢中者灯亮; 3. 有人抢答时,喇叭响两秒; 4. 抢答时限10秒,从有人抢答开始记时,10秒内不回答问题时喇叭发出两秒声响 -Smart Responder of EDA to achieve: 1. Four entries per person of a button, a moderator, click on Start 2. Each a light-emi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:38938
    • 提供者:xiaoxiao
  1. PWM_DA

    0下载:
  2. 随着电子技术的发展,出现了多种PWM技术,其中包括:相电压控制PWM、脉宽PWM法、随机PWM、SPWM法、线电压控制PWM等,而在镍氢电池智能充电器中采用的脉宽PWM法,它是把每一脉冲宽度均相等的脉冲列作为PWM波形,通过改变脉冲列的周期可以调频,改变脉冲的宽度或占空比可以调压,采用适当控制方法即可使电压与频率协调变化。可以通过调整PWM的周期、PWM的占空比而达到控制充电电流的目的。-With the development of electronic technology, a varie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:196340
    • 提供者:
  1. che

    0下载:
  2. 智能小车寻迹控制程序!!!!何飞飞独家设计!-Smart car tracing control program! ! ! ! He Feifei exclusive design!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:559
    • 提供者:何飞飞
  1. FPGA-Training_Performance_Time_Memory

    0下载:
  2. FPGA培训:性能+时间=存储器。提高FPGA系统设计能力的很好的文档,作者提出串行的概念巧妙的达到目标、节省了成本,很值得学习。-FPGA Training: Performance+ Time = Memory. FPGA system design capabilities to improve well documented, the authors propose the concept of smart serial to achieve objectives, cost savin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:306716
    • 提供者:william wei
  1. homesecurity

    0下载:
  2. roject implements a smart algorithm in order to power a house with a photovoltaic, batteries or the power grid. For this project, we worked closely with a research team whose goal is to power a home with minimal power from the power grid. In order to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3927
    • 提供者:vamsi
  1. waveformgenerator

    0下载:
  2. The following information has been generated by Exemplar Logic -- and may be freely distributed and modified. -- -- Design name : smart_waveform -- -- Purpose : This design is a smart waveform generator. -The following information has be
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:923
    • 提供者:jgc
  1. Intelligence-contest-for-vies

    0下载:
  2. 智能竞赛抢答器的FPGA实现,包括设计要求,设计思路,设计源代码,设计仿真结果。-Responder Smart contest the FPGA implementation, including design requirements, design ideas, design source code, design and simulation results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-27
    • 文件大小:196608
    • 提供者:csh
  1. biyeshejiyuandaima

    0下载:
  2. 智能打铃系统源代码 功能题目名称: 基于FPGA的智能打铃系统的设计 基本要求:1、基本计时和显示功能(用12进制显示):包括上下午标志; 2、能够设置当前时间; 3、能够实现基本打铃功能,规定: 上午06:00起床铃,打铃5s,停2s,再打铃5s; 下午10:00熄灯铃,打铃5s,停2s,再打铃5s。 重点研究问题:进行模块划分,并实现各模块的功能; -Smart features a bell system source code Title Name:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:9570
    • 提供者:黄婷婷
  1. T0

    0下载:
  2. 智能卡应用行业规范,接触式CPU卡,底层T=0通讯协议实现。-Application of industry standard smart cards, contactless CPU card, the underlying T = 0 communication protocol.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:138162
    • 提供者:李冰
  1. PWM

    0下载:
  2. 飞思卡尔智能车芯片模块程序 MC9S12XS128 测试通过-freescale smart car for MC9S12XS128
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:198704
    • 提供者:张胜
« 12 3 »
搜珍网 www.dssz.com