搜索资源列表
Verilog2C++
- 将Verilog代码转换成C++代码的软件，C源代码。-soft for changing Verilog code to c++ code ,c code
MC8051 IP Core
- 8051的IP软核，使用硬件描述语言编写，可以下载到FPGA/CPLD中作为片上系统的处理器-8051 IP soft-core, the use of hardware descr iption language can be downloaded to the FPGA / CPLD as a system-on-chip processor
tcm_decode
- TCM解码，VHDL代码，是我在工作中做的工程代码，时序稳定，里面有syn以及软判决的算法，经典-TCM decoder, VHDL code, yes, I do work in the project code, timing stability, There are syn and soft-decision algorithm, classic!
KPCSMII
- Xillinx 的8位MCU软核的源代码，可在VertexII上运行，对CPU设计人员有很*意义-Xillinx the eight MCU soft-core source code can be run in VertexII. CPU designers to have great reference value
cpu86model
- 关于8086的软核fpga代码，可以直接再fpag的开发板上调试，好用而且是免费的-on the 8086 soft-core fpga code can then direct the development fpag board debugging, handy and free
ver-fir-coefficient
- vhdl source,ver-fir-coefficient,simulink of fir with soft ware input
IP core
- VHDL ip core的设计，软核的设计方法-VHDL core of the design, soft-core design
8051的内核(vhdl)
- 最完整最实用的8051的软核，用VHDL语言编写全部原代码，并有详细的注释介绍，对开发增强型多功能单片机或RSIC单片机内核和单片机SOC应用非常有参考价值-most complete most practical of the 8051 soft-core, with all the preparation VHDL source code, and the Notes for a detailed briefing on the development of an enhanced mult
经典高速乘法器IP
- 乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of multiplication in software progra
MICO8_DEMO_03_18_08.ZIP
- Lattice 超精简8位软核CPU--Mico8，开放所有源代码，包括VHDL，编译器，支持GCC编译器。可在Lattice所有FPGA和MachXO 器件上使用。本例包含示例和说明文档。对使用Lattice器件的用户或者学习CPU设计的人员有较高参考价值。,Lattice super-streamlined eight soft-core CPU- Mico8, open up all the source code, including VHDL, the compiler to supp
petalogic.rar
- 这个是一个基于Xilinx FPGA的微控制器软和microblaze移植uclinux的说明文档。由于这些文件都是以网页的形式存在的，所以我下来组织成了电子书的格式，方便大家查看。并且希望对那些希望在FPGA上做嵌入式开发的人有所帮助。还有，上面的东西都是从petalogic的网站上下载的，版权归petalogic所有，我只是把它介绍给大家。,This is a Xilinx FPGA-based soft MCU microblaze documentation of uclinux tra
KCPSM3.rar
- 这个是在网上下载的picoblaze的资料，里面有些我自己写的使用方法，现在把它上传给大家。如果有需要的可以下载。个人感觉这个8位的软核开发起来有点麻烦，但是使用起来还是很好用的。对于其中的代码，归原作者所有。,This is the picoblaze downloading information, which some use to write my own methods, now upload it to you. If there is a need can be downloade
8051_test2.rar
- 利用FPGA实现51IP核的下载和运行，并在下载到FPGA后，在改51IP核上运行自己编写的单片机程序，软核51单片机有利的解决了，硬件51单片机的很多限制，提高了单片机的性能。,FPGA realization of the use of nuclear 51IP download and run, and downloaded to the FPGA after the nuclear 51IP to run their own procedures for the preparation
uart_niosII.rar
- 基于FPGA芯片，在Nios II IDE软件的开发环境下写的NIos II 软核uart源代码！,Based on FPGA chip, the Nios II IDE software development environment written in NIos II soft-core uart source code!
edk_for_busy_people
- XILINX 出品 EDK快速学习资料。 EDK在 Xilinx FPGA上构架一个CPU软核， 以提高整个系统的灵活性，和可扩展性。-EDK document by Xilinx. EDK is used to build a soft CPU Core on XILINX FPGA.
DE0_ruanhe
- Altera DE0软核，管脚已经分配好，强力推荐！-Altera DE0 soft-core, pin has been assigned a good, highly recommended!
microblaze_lab3
- spartan3e microblaze软核使用范例教程lab3源代码-the use of soft-core spartan3e microblaze tutorial example source code lab3
RECURSIVEALGORITHMFOREFFICIENTMAPDECODING
- Early termination enables powering down parts of the soft-input soft-output (SISO) equalizer and decoder thereby saving power.
Soft-core
- 介绍了基于ALTERA 公司FPGA 的双NIOSII 软核处理器在化工设备——脱丁烷塔控制系统中的应用。由于双CPU 处在同一块FPGA 芯片中，并且分担了不同的控制环节，使得整个控制系统与同功能类型产品相比，在成本显著降低的同时，安全性和抗扰动能力大幅提升-ALTERA FPGA-based company introduced a dual-core processor NIOSII soft Chemical Equipment- De-butane tower control syst
soft_demapper
- This is soft demapper algorithm