搜索资源列表
sys_0820
- 使用VHDL语言描述AD0809芯片功能，实现芯片的硬件描述-The use of VHDL language descr iption AD0809 chip function, the realization of chip hardware descr iption
usb_blaster
- 文件列表(日期：2005080604~2009101613)
USB_Blaster_SCH_PCB
- 兼容ALTERA公司的USBBlaster下载线的原理图和PCB文件-ALTERA compatible with the company' s USBBlaster download line schematic and PCB files
altera_blaster
- altera usb 下载线DIY完全资料-altera usb blaster
jtagdownload
- alter cpld下载线制作方法集合，自己做就行，不用花40元去买了-alter cpld download cable production method of collection, make their own on the line, do not have to spend 40 yuan to buy a
sim_uart
- uart 收发器 verilog 代码，实现自收发功能 sys clk = 25m, baud 9600 停止位1， 无校验位； 代码实现了串口自收发功能，及把从 PC 收到的内容都发送会 PC, 其他波特率，自行修改代码即可，在 alter 的FPGA 上调试通过； -verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no par
freefifo
- 一个同步fifo的测试程序,里面包括fifo的源程序-a test program of sys fifo
Sys-gen
- System Generator 多媒体处理算法实现。包含很多实例,是一个提高教程。-System Generator multimedia processing algorithms. Contains many examples, is an enhanced tutorial.
Ram_FIFO
- 同步fifo 适合学生使用 深度为十六 适合刚入门的学生联系堆栈-sys fifo
fft
- 因此，即便使用ISR而不是HWI,他的中断延时也是蛮大的，因此，我想知道，对于这种强实时的应用如何考虑，裸跑我认为可能比SYS/BIOS还要好一些。(Square brackets ( [ and ] ) identify an optional parameter. If you use an optional parameter, you specify the information within the brackets. Unless the square brac)