CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - teacher

搜索资源列表

  1. SimpleRAMModel

    0下载:
  2. 一个SIMPLE RAM ACCESS的VHDL很经典的例子,我老师的作品。-a SIMPLE RAM ACCESS VHDL classic example of my teacher's work.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3742
    • 提供者:周阳
  1. 74138_0

    0下载:
  2. 这是老师给的3—8译码器的源程序,自己刚才调试过了,真的成功了,哈哈……,有需要就看看吧-This the teacher for the 3-8 decoder source, have their own testing before, and really successful, ha ha ... there is a need to watch it!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1083
    • 提供者:wenjun
  1. 4_10_vhdl

    0下载:
  2. 这是老师给但计数器程序,经过自己刚才调试过了,真的成功了,哈哈……,有需要就看看吧-This the teacher but to counter procedures, testing himself just over a really successful, ha ha ... there is a need to watch it!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:786
    • 提供者:wenjun
  1. 8051ip

    0下载:
  2. fpga 51核,这个是我老师写的,现在就是输入输出io是分别定义的,希望能给大家提供一点帮助!-fpga 51 nuclear, this is written by my teacher, this is the input and output, respectively, the definition of io is the hope that we can provide a little help!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13709336
    • 提供者:张双洋
  1. 03_strcture_3

    0下载:
  2. VHDL的结构2,也是和前面传的那个来源于一个老师,可以说是老师的心得哦-VHDL structure of 2, and in front of Chuan is also derived from a teacher that can be said to be the teacher s experience oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:61449
    • 提供者:olive
  1. data_system_design_based_on_FPGA

    0下载:
  2. 用FPGA設計数字系统,2007年上海FPGA研修班王巍老师讲义-Digital System Design using FPGA, FPGA Shanghai in 2007 Wang Wei, a teacher seminar handouts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:646597
    • 提供者:david
  1. vhdl00023kejian

    0下载:
  2. VHDL课件 张建老师的精彩课件讲述了,中国著名的嵌入式开发人 -VHDL courseware courseware wonderful teacher Zhang Jian told China s well-known embedded development people
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:624722
    • 提供者:TONMy
  1. VHDL

    0下载:
  2. 我们老师给我们的介绍VHDL的课件,PDF格式,很不错,大家可以-Our teacher gave us an introduction VHDL courseware, PDF format, very good, we will look at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6255071
    • 提供者:lxy
  1. txt

    0下载:
  2. 老师上课的讲的程序 拿出来分享一下 关于电路VHDL语言的-Speaking teacher in the class to share out the procedure on the circuit VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3446
    • 提供者:张静静
  1. fileread

    0下载:
  2. file_read vhdl code provide by my teacher for reading file into FSM-file_read vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:559
    • 提供者:hongwan
  1. digitalsystemdesign

    0下载:
  2. 非常经典的FPGA设计PPT,北航夏宇闻老师讲义-FPGA designs are very classic PPT, Beihang XIA Yu-Wen teacher handouts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1067971
    • 提供者:张鹏
  1. FPGAebook

    0下载:
  2. FPGA入门级的教程,夏老师的,讲解比较清楚,-FPGA entry-level tutorials, summer teacher to explain more clearly, He He
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:830296
    • 提供者:wenjiefeng
  1. paomadenghe60jinzhi

    0下载:
  2. 一个用VHDL编写的跑马灯程序和60进制计数器的程序,一个是自己设计的一个是老师要求,都在实验箱上验证成功,希望对大家有所帮助。-Marquee with a program written in VHDL, and 60 binary counter program, one designed by one teacher asked, are in the experimental boxes proved to be successful, want to help everyone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:256629
    • 提供者:zhangliang
  1. 2example

    0下载:
  2. 夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all the Example of the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7021
    • 提供者:zhao
  1. 16example

    0下载:
  2. 夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序16章-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all of the source code Example Chapter 16
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:16218
    • 提供者:zhao
  1. 18example

    0下载:
  2. 夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序18章-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all of the source code Example Chapter 18
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:21179
    • 提供者:zhao
  1. pinlvji

    0下载:
  2. 测频控制信号发生器设计,防止可能产生的毛刺。这是老师给的实验程序,共享一下!-Design of frequency control signal generator, to prevent possible glitches. This is the teacher to the experimental procedures, share what!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:5213
    • 提供者:黄顺涛
  1. jipinqicepinzhou

    0下载:
  2. 计频器有两种测量方法,即测频和测周,我们提出选用测频的方法,但是有时老师也会让我们编写可以选用测频、测周并且两者可以自动选择的程序,本程序即可达到这个要求。-Frequency meter, there are two measuring methods, that is, the frequency measurement and test week, we put forward to use frequency measure, but sometimes the teacher will
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:644411
    • 提供者:amy
  1. hspice1

    0下载:
  2. 电路设计和仿真工具hspice的重要使用文档。无师自通-Circuit design and simulation tools hspice important use of documents. Without a teacher
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1414702
    • 提供者:yuzhen
  1. hspice2

    0下载:
  2. 电路设计和仿真工具hspice的重要使用文档。无师自通-Circuit design and simulation tools hspice important use of documents. Without a teacher
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:561950
    • 提供者:yuzhen
« 12 3 »
搜珍网 www.dssz.com