搜索资源列表
debussy
- Debussy 是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool，这套软体主要不是用来跑模拟或看波形，它最强大的功能是：能够在HDL source code、schematic diagram、waveform、state bubble diagram之间，即时做trace，协助工程师debug。 本文主要是介绍Debussy的使用，以及如何在Modelsim环境下生成Debussy所需要的fsdb文件-user guide f
usbtrace[1].v1.1
- usb2.0 trace verilog code very useful
shiboqi
- 本设计基于数字示波器原理，以高速转换器件、CPLD和单片机为核心，结合直接存储器存取(DMA)技术，设计制作完成了简易数字存储示波器。此数字示波器具有实时单、双踪显示和存储、连续回放显示功能。整个设计实现了数字存储示波器的所有功能指标。-The design is based on principles of digital oscilloscopes, high-speed conversion devices, CPLD and microcontroller as the core, co
System_Demons
- 0.最简单的SystemC程序：hello, world. 1.用SystemC实现D触发器的例子，同时也演示了如何生成VCD波形文件。 2.用SystemC实现同步FIFO的例子。这个FIFO是从同文件夹的fifo.v（verilog代码）翻译过来的。 3.如何在SystemC中实现延时（类似verilog中的#time）的例子。 4.SystemC文档《User Guide》中的例子。注意和文挡中稍有不同的是修改了packet.h文件，重载了=和<<操作符。这其实
router_five_port
- On-chip routers typically have buffers dedicated to their input or output ports for temporarily storing packets in case contention occurs on output physical channels. Buffers, unfortunately, consume significant portions of router area and pow