搜索资源列表
8位数字频率计
- 数字频率计~ VHDL 实现 可以实现频率的测量和现实的功能 8位-digtal frequency tester (use vhdl) can be used to test frequency (8bit)
xsoc-beta-093
- This free cpu-ip! use verilog
shifter
- 用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II，QUARTUS--bidirectional use VHDL simulation environment shift register Segments-II, QUARTUS-
CNT_24
- 用vhdl实现24小时计数器，方法简单实用。 仿真环境MAXPLUS--use VHDL to achieve 24-hour counter, simple and practical method. Simulation environment Segments-
cf_ldpc
- ldpc码编码、译码设计，使用vhdl语言编写，包括c语言写的测试代码-ldpc code encoding, decoding design, vhdl language use, including testing c language code
use-AUTHERWARE-to-make-LED-display
- 用AUTHERWARE制作体育馆大屏幕的方法与技巧-use AUTHERWARE software to make LED display
how-to-use-state-machine
- 三段式状态机的用法，对于想学习verilog及VHDL编程的人来说是必看的内容-The use of three-state machine, for those who want to learn verilog and VHDL programming is a must-see content people
CHIPSCOPE-to-use-the-SDK-tools-
- EXCD-1 可编程片上系统 实验例程 EDK部分 功能：使用SDK 工具和CHIPSCOPE 进行软硬件协同调试-CHIPSCOPE to use the SDK tools and hardware and software co-debugging
example-of-the-use-fpga-in-fft_core
- 本程序实现了在FPGA中使用FFT—IPcore做频谱分析功能。-Realized by the use of the FPGA FFT-IPcore do spectrum analysis.
How-to-use-ISE
- Xilinx 开发工具ISE使用指导文档，ISE使用基础 -Introduction to use ISE of Xilinx
ISE-use-guide-the-full-version
- ISE使用指南完整版。ISE是使用XILINX的FPGA的必备的设计工具.-ISE use guide the full version. XILINX FPGA ISE is to use the necessary design tools.
the-use-of-Quartus-and-IP-core
- QuartusIP核的使用,很适合初学者使用-the use of Quartus and IP core
The-use-of-VHDL-divider-design
- 分频器的各种设计方法， 及源代码，源代码中完成对时钟信号CLK的2分频，4分频，8分频，16分频。-The use of VHDL divider design
Use-FPGA-24KHZ-27KHZ-sine-wave
- 使用FPGA产生24KHZ到27KHZ的正弦波，步进为20HZ，可以通过按键调节-Use FPGA to generate a 24KHZ 27KHZ sine wave, stepping 20HZ, key adjustment
digital-clock-use-lcd
- 使用飓风2号试验板,利用液晶显示星期，数码管显示时间-use cyclone2 board,use lcd to show the week,use seg to show the time
the-use-of-ISE-explain
- ISE使用详解.ceb格式文件，让你知道如何使用ise环境- the use of ISE explain
Verilog-codes-for-common-use
- 包含了几乎所有常用的Verilog的代码，方便所有初学者学习-It includes most codes of Verilog for common use and it is convenient for green hands
The-use-of-under-the-EDK-chipscope
- EDK下chipscope的使用，可以实时监控设计中的信号变化-EDK under chipscope use of real-time monitoring can change the design of the signal
Prescaler-to-use-VHDL-design
- 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计，包括偶数分频、非 50 占空比和50 占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使用的电路，并在 ModelSim 上进行验证。-This paper describes the use of examples prescaler to use VHDL design on FPGA/CPLD, i
Xilinx_FPGA-macro-use
- xilinx fpga底层宏单元使用，讲的很详细，适合基础的入门学习(The use of Xilinx FPGA bottom macrocell is very detailed and suitable for basic entry learning.)