CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - zone

搜索资源列表

  1. main

    0下载:
  2. 一位LED显示的VHDL程序,挺简单的,买的开发板里面带的-An LED display of the VHDL program, quite simply, to buy development board inside the zone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:607
    • 提供者:liuzhe
  1. eda

    0下载:
  2. 利用ATMEL公司的QUETUSii软件编写的verilog语言程序,实现一个带复位、调整时间功能的电子钟,以数码管显示时间,调整时间时调整位闪烁-ATMEL Corporation QUETUSii using software written in verilog language program, the realization of a zone reset, adjust the time function of the electronic clock to digital disp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1591372
    • 提供者:秦玉龙
  1. clock

    0下载:
  2. 用FPGA制作的电子时钟,程序简洁,时钟走时精准,带整点报时功能-FPGA with the production of electronic clock, the procedure is simple and accurate travel time clock, time zone function of the whole point
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:351180
    • 提供者:木一
  1. ref2

    0下载:
  2. 这是一个PS2的Verilog代码,我买的一个开发板里面带的,-This is the Verilog code for a PS2, I bought a development board inside the zone,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:57834
    • 提供者:马秀成
  1. pwm

    0下载:
  2. 带有死区的、频率可设置的PWM输出源码,实际中已经应用-With a dead zone, the frequency can be set in the PWM output source, have been applied in practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:796
    • 提供者:xuning
  1. dead

    0下载:
  2. PWM波形的取反,以及死区的设置。验证程序是正确的。-PWM waveform inversion, and the dead zone settings. Verification process is correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2722
    • 提供者:孔令军
  1. 22324445

    0下载:
  2. SVPWM逆变控制的死区补偿策略,是论文,要的可以下。-SVPWM control of the inverter dead zone compensation strategy, is paper, under the can.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:716001
    • 提供者:邓忠飞
  1. multi

    0下载:
  2. 这个只是在vhdl中符合4bit adder的乘法code内带test 可放心使用都是小弟已经检测过的-This just in line with 4bit adder vhdl multiplication code can be freely used within the zone test are brother had been detected
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:945
    • 提供者:zhangzicong
  1. protect1.3-clpd

    0下载:
  2. pwm死区保护最小脉宽程序vhdl语音,自己编程,课题中也使用,希望大家下载-pwm dead zone protection program vhdl minimum pulse width of voice, their own programming, also used in the subject, I hope everyone downloads
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13986705
    • 提供者:gigi
  1. PWM-dead-zone

    0下载:
  2. 实现PWM输出的死区控制,可保证避免上下桥臂同时导通损坏功率器件-Achieve PWM output dead time control, can guarantee to avoid simultaneous conduction of upper and lower leg damage power devices
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3035
    • 提供者:cpf
  1. pwm_generate_module

    0下载:
  2. verilog编写的,用按键控制PWM波占空比。可以定义死区,用来控制舵机或者led灯的亮暗。-Verilog prepared, with the button to control the PWM wave duty cycle. You can define the dead zone, used to control the steering gear or led lights bright and dark.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:763
    • 提供者:刘宇洋
  1. Two_Level_SVPWM

    0下载:
  2. 代码为两电平SVPWM调制算法的Verilog程序。包括扇区划分、时间计算、死区控制等。(The code is the Verilog program of the two level SVPWM algorithm. It includes sector division, vecter calculation, dead zone control and so on.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:6145024
    • 提供者:FollowSky
  1. deadzone

    0下载:
  2. 代码功能是实现脉冲信号的死区控制。根据输入脉冲实现10us的死区,避免IGBT直通。(The code function is to realize the dead zone control of the pulse signal. The dead zone of 10us is realized according to the input pulse, and the direct connection of IGBT is avoided.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:1024
    • 提供者:FollowSky
搜珍网 www.dssz.com