搜索资源列表
rgb2yuv
- verilog编写，rtl风格，流水线设计，实现图像rgb格式到yuv格式的转换。
ProtelSDK
- Protel99se SDK Protel向用户提供SDK软件包。SDK软件包包括：服务器生成向导和Protel API及相关文档资料。 服务器生成向导是一个运行于设计资源管理器的插入式服务器，它为用户生成第三方EDA软件模板的原代码和安装文件（.INS文件），安装文件用于将用户开发的第三方EDA软件安装在设计资源管理器平台上。服务器生成向导可以为用户生成两种格式的原代码：Delphi和C++ Builder。 为方便用户开发第三方EDA软件，Protel向用户提
or1200
- or1200的内核以及一些参考文献，是Verilog的RTL级描述。
freescale
- 飞思卡尔测速程序,PT0脉冲累计,RTL实
Filtra3
- Noise Canceller since C to VHDL RTL authomatic generation throught CoDeveloper by Impulse
switch_avr32
- Very low cost smart switch design. single atmega32 chip turns any RTL8309 based network switch into managed switch with all options supported by RTL chip. Switch can be accessed by telnet or com port.
PIC18F67K22-Salinity_sd-program
- 使用PIC18F67K22 单片机，编写盐度，加速度，时钟，温度，accelerated speed，SD 卡陀螺仪源代码，编译调试OKAY!-PIC18F67K22 PROGRAM FOR salinity, velocity,RTL，accelerated speed， SD CARD SOURCE CODE
GSPI_IF
- GV7601 GSPI FPGA实现代码-GV7601 GSPI RTL
I2S_IF
- GV7601 I2S FPGA实现的功能-GV7601 I2S RTL
clk_gen
- 常见的FPGA 时钟模块代码实例，仅供大家参考-FPGA clock RTL