搜索资源列表
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
multilevel_filter
- 完整的多级滤波图像处理算法，利用FPGA实现，利用硬件结构实现算法能够满足苛刻的实时性要求。
JPEGactFPGA
- 利用FPGA实现JPEG算法的研究与实现，研究生的论文，很有参考价值-JPEG algorithm using FPGA realization of Research and Implementation of, post-graduate thesis, a good reference
fpga-jpeg
- fpga based jpge 压缩算法， 性能不错，-fpga based jpge compression algorithm, performance good,
JPEG2000_006.pdf
- 本文提出了一种基于提升算法的高效JPEG2000二维离散小波变换(2D—DWT)~ 结构，将边界延拓内嵌于离散小波变换过程中，减少了所需的内存空间和功耗。采用W 扫描输入方式和行列并行处理结构，加快了变换速度，大大提高了小波变换的效率。整个二维离散小波变换结构已经通过FPGA硬件仿真验证。-This paper presents a highly efficient algorithm based on lifting JPEG2000 two-dimensional discrete wave
video_process_base_on_DSPandFPGA
- 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
pic_fpga
- 图像融合算法的研究及可重构FPGA实现.pdf-Image Fusion Technolog base on FPGA
BUGAI
- 图像处理全套算法集锦，欢迎下载参考学习。-Collection of a full set of image processing algorithms, please download the reference study.
SkinDetect
- 基于线性容器肤色分割算法的FPGA实现,verilog源码-Linear container color segmentation algorithm-based FPGAs, verilog source
full-search-algorithm-code
- 这是正像素的全搜索算法代码，可以用于FPGA等验证，经验证符合要求，欢迎采用-This is a positive pixel full search algorithm code, can meet the requirements for FPGA verification,it has been proven, and welcome to adopt it
Median-Filtering-Alogrithm-on-FPGA
- 在该算法的FPGA实现过程中，充分利用FPGA硬件的并行性，并且采用流水线技术，提高了图像滤波的处理速度。FPGA硬件实现的结果表明，该算法与传统的快速滤波算法相比，不仅能够满足图像处理的实时性要求，而且还能在滤除图像椒盐噪声的同时，避免滤波后图像变得模糊的缺陷，达到了保护原始图像细节的目的。-In the implemention of this algorithm on FPGA,we can make full use of the property of hardware paralle
guided_filter
- 剔除了bug完全可编译运行，是分析guider 滤波，设计其他平台如FPGA等算法的很好的参考。-Excluding the bug can be compiled to run fully, is to analyze the guider filter, designed for other platforms such as FPGA algorithms such as a good reference.
1756456
- 设计了一种基于TMS320C6455与FPGA 的实时图像跟踪系统，该系统首先采用MAX9526 采集图像，利用FPGA 对图像进行均值滤波，滤波后数据采用乒乓方式传输给DSP。Mean Shift 跟踪算法采用图像像素灰度距离中心点的距离作 为目标特征建立核函数，实现对目标的实时跟踪。实验表明，该系统具有良好的实时性与稳定性。-Designed a real-time image-based tracking system TMS320C6455 and FPGA, the system
sobel
- 在FPGA中，采用verilog HDL语言实现图像处理算法sobel，仿真实验通过-In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment
beamformingmusicbs3
- 随着电磁环境的日益恶化,以及低检测概率、低截获概率等通信技术的广泛应用,往往需要 在较大的带宽内同时对多个信号进行处理,才能够在大量信号中找到有用信号,因此对空间谱估计算法的时效性也提出了更高的要求。本文研究了空间谱快速算法及 实现问题,通过改进算法减少计算量,并合理利用硬件平台,将快速测向算法在FPGA+DSP平台上联合实现。本文的主要内容如下: 1、研究了基于直线阵的空间谱估计快速算法。针对MUSIC等测向算法大多需要特征分解和谱峰搜索,计算量较大的问题,给出了一种基于传播算子的Root
Design-for-Embedded
- Design for Embedded Image Processing on FPGAs ，FPGA图像处理算法-Design for Embedded Image Processing on FPGAs
DWT_verilog-code
- 图像压缩是图像处理中的一个重要课题，在减少图像尺寸以实时传输和存储方面起着非常重要的作用。许多标准推荐使用DWT进行图像压缩。DWT的计算复杂度对基于DWT的图像压缩算法的实时使用提出了重大挑战。在本文中，我们提出了一种改进的提升方案来计算近似和详细的DWT系数。修正的方程使用右移运算符和6位乘法器。计算中的层级减少到一个，从而最小化延迟和增加吞吐量。ViTEX-5 FPGA上实现的设计工作在180 MHz，功耗小于1W的功率。该设计占用了FPGA上不到1的LUT资源。所开发的体系结构适合于FP