module counter_modk(clock, reset_n, Q) parameter n = 4 parameter k = 16 input clock, reset_n output [n-1:0] Q reg [n-1:0] Q always @(posedge clock or negedge reset_n) begin if (~reset_n) Q <= d0 else begi

一、完成的实验内容及说明 基本内容 （1）扩充赋值运算：+ 和 - （2）扩充语句 REPEAT <语句序列> DOWHILE <条件> 其中，<条件>是循环条件，即条件成立时，重复执行循环体的< 语句序列> 选做内容 （1）增加运算：++ 和 。 （2）增加类型：① 字符类型； ② 实数类型。 （3）扩充函数：① 有返回值和返回语句；② 有参数函数。 （4）增加一维数组类型 -A, th