用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY 有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也 不再向存储单元中写入数据(写指针WP 不再移动)。 -NO

手机商城雏形，记录存储显示，交易源码 手机商城雏形，记录存储显示，交易源码-Mobile phone mall prototype, record store display, the source of the transaction Mobile phone mall prototype, record store display, the source of the transaction