搜索资源列表
1_4
- 一对四分用器的VHDL源码,（输入：D ，输出： Y3 Y2 Y1 Y0，另有两个输入控制端S1与S0控制输出选择）-tended to a quarter of VHDL source code, (Input : D, output : Y3 Y2 Y1 Y0. otherwise control the importation of two-S1 and S0 output control options)
luobo
- 基于递归下降分析法的循环语句WHILE E DO S1的语法及语义分析程序，其中E为布尔表达式，S1为赋值语句。输出的中间代码选用逆波兰式。
cck
- 基于递归下降分析法的循环语句WHILE E DO S1的语法及语义分析程序，其中E为布尔表达式，S1为赋值语句。输出的中间代码选用逆波兰式
pl/0
- /*PL/0编译系统C版本头文件pl0.h*/ /* typedef enum { false, true } bool; */ #define norw 13 /*关键字个数*/ #define txmax 100 /*名字表容量*/ #define nmax 14 /*number的最大位数*/ #define al 10
S1
- 编译原理 实现多个表达式的识别和判断出错-Compilation Principle of multiple expressions of recognition and assessment of error