搜索资源列表
sdgshjd
- 数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ... -Digital System Design This is the underlying source code, a simple C
counter
- 运用VHDL语言实现的，功能是实现可控计数器。-The use of VHDL language, the function is to achieve controllable counter.
jishuqi
- 实现了计数器的全过程以及工程建立的实现，有很强的实用价值-Achieved a counter set up the whole process as well as project implementation, has a strong practical value
liufenpinjiafaqi
- 计数器是实现分频电路的基础，计数器包括普通计数器和约翰逊计数器两种，这两种电路均可用于分频电路中。-Is counter divider circuit, the counter including a common counter and Johnson counter two, these two circuits can be used in the divider circuit.
test
- verilog实现循环计数器，8位的计数器，可使用在各类FPGA平台中-a loop counter designed by verilog
mb
- 基于Proasic3 startkit 开发板，用verilog语言描述的一个秒表计数器。-Based the ProASIC3 StartKit development board, using Verilog language descr iption of a stopwatch counter.
adder
- 通过Verlog编程，实现一个同步二十四进制计数器，要求有1个异步清零端、1个时钟脉冲输入 -By Verlog programming, to achieve a synchronous binary counter twenty-four, requires an asynchronous clear terminal, a clock pulse input
counter
- 大计数器的快速实现方法，本例子实现32位计数器，包含测试用例；-Large counter fast implementation, this example a 32-bit counter, including test cases