搜索资源列表
宽带单载波频域均衡系统设计与FPGA实现
- 单载波频域均衡(SC-FDE)是数字通信中克服多径衰落的有效技术。宽带通信系统中 应用单载波频域均衡系统设计,实现137.5 MHz 载波下27.5 Mbps 的码元传输速率。同时在系统中 添加1/2 码率卷积码与(239,223)里德-所罗门(RS)码的级联信道纠错编码,提高系统的可靠性。完成 单载波频域均衡系统设计,分析设计系统的关键技术,最终在现场可编程门阵列硬件平台上进行 系统实现、调试和验证,完成系统实际误码率的测试。
适用于CCSDS标准的RS(255,223)码编码器设计.zip
- 摘 要:研究了在 CCSDS 标准下 RS 编码器的时域编码方法。分析了 RS 码的编码原理,基本单元电路设计,包括有限域加法器和乘法器,并着重阐述了自然基下常系数并行乘法器的实现方法。在此基础上,选用系数对称的生成多项式,在 OuarusⅡ5.0编译环境下设计了 RS(255.223)对称结构的编码器,节约了硬件资源,给出了仿真结果图,经检验输出结果正确。采用此方法设计的 RS(255,223)编码器具有控制单元简单、模块结构规则,易于FPGA 实现,可用于高速场合等特点
