搜索资源列表
FSM_design_guide
- 在FPGA设计时常用到FSM设计,本文很好地指导如何设计FSM-in FPGA design often used FSM design, a good guide is how to design FSM
synopsis_FSM_coding
- synopsis的有限状态机编码方法的文档。 针对synopsis的综合环境，根据其综合工具的特点说明安全可靠、速度适合的FSM编码风格。 FSM coding style under synopsis. Used for verilog or vhdl designer. Good study data for ASIC newhand.-synopsis of the finite state machine coding documents. Synopsis for the in
spi
- send SPI data that is writen as FSM-send SPI data that is writen as FSM
fsm
- 如何使用状态机综合电路，状态机大全等等，使用DC综合工具-How to use the integrated circuit state machine, state machine Guinness and so on, using integrated tools DC
simulator
- automata simulator that simulate the concept of fsm
fsm
- Easy and flexible implementation of FSM
FSM-design
- An overview of Finite State Machines. FSMs are an important aspect of FPGA and CPLD desig using VHDL and Verilog-An overview of Finite State Machines. FSMs are an important aspect of FPGA and CPLD desig using VHDL and Verilog
AReconfigurableFIRFilterSystemBasedonFPGA
- 本文将FPGA的快速性和计算机的灵活性通过USB2．0总线有机地结合起来，设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数，通过USB2．0对FPGA芯片内部的FIR多阶滤波器进行参数配置，实现数字滤波器参数可调；配置后的FPGA滤波单元完成对A／D采集的信号进行滤波运算，滤波后的数据经过缓存后通过USB2．0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换，保证了系统的有序运行。-In
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS．232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场
FSM_Robustness_Testing
- 基于有限状态机的健壮性测试研究。 关键词：健壮性测试；增强有限状态机；全球平台；安全通道协议-The Research of Robustness Testing Based on FSM
FSM
- 有限状态机的文章，文章阐述清晰明了，结构分明，深入浅出，适合学习。-Finite state machine of the article, the article presents the clarity, structured, easy to understand, suitable for learning.
The-state-machine
- 本文的重点就在于，怎样利用状态机原理进行程序设计。本文会先给出普通 的、一个平面上的FSM（有限状态机）的概念和实例，并指出其中的一些缺点， 然后引出本文的重点HSM（层次状态机）的概念和设计方法。为了使本文既可以 作为设计方法的参考，又可以作为实现方法的参考，本文会给出FSM和HSM的 C语言实现-The focus of this article is that, and how to make use of the principle of the state machin
Document-on-Intelligent-Traffic-Light-Controller.
- Traffic Light Controller FSM and Code
verilog
- VITERBI DECODER MODULE This module implements the FSM and instantiation of all the modules used for Viterbi decoding.