搜索资源列表
4
- 针对目前图形处理器(GPU) 上的动态数据处理问题，在分析现有并行单源最短路径(SSSP) 算法的基础上，对 GPU上的Moore SSSP算法进行并行化设计与实现。搜索时，综合应用层次化任务分配、层次化工作队列、层次化 Kernel 调用等策略。在不同类型图数据上进行实验测试，实验结果表明，该算法能有效减少空线程开销、访存开销以及同步时间。-For dynamic data processing on the graphics processor (GPU), the analysis of
Horspool1
- Boyer-Moore Horspool
Ver_prog
- Verilog programs for trafficlight controller, dicegame, mealy,moore machines and universal shift register
boyer-moore-algorithm.ppt
- Design and Analysis Algorithm Booyer Moore
fpga_ztj
- 对于FPGA状态机的设计心得 对于FPGA状态机的设计分为两类，分为mealy状态机和Moore状态机，mealy状态机的输出不仅与当前输入有关还与当前状态有关，而Moore状态机的输出仅与当前状态有关。对于状态机描述首先要知道输入，输出，当前状态，下一个状态的基本定义。 对不状态机的设计，首先要有一个初始状态，一般命名为IDLE，其状态一般设定在复位信号到来时。 对于时钟敏感的信号，在其最大的一个时钟周期作为总的状态循环，最下的一个时钟信号最为一个状态指令，一般用于时序图的描述；对