CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 软件工程 搜索资源 - wallace

搜索资源列表

  1. wallace.ps

    0下载:
  2. WALLACE是JPEG的定义者,描述了JPEG压缩方式的定义。包括了BASELINE PROGRESSIVE等。-WALLACE is the definition of JPEG, the descr iption of the definition of JPEG compression. Includes such BASELINE PROGRESSIVE.
  3. 所属分类:software engineering

    • 发布日期:2017-03-28
    • 文件大小:102650
    • 提供者:lzy
  1. mar2010

    0下载:
  2. 基于FPGA的单精度浮点数乘法器设计,本文设计了一个基于FPGA的单精度浮点数乘法器。乘法器为五级流水线结构。设计中采用了改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,减少了部分积的数目,缩短了部分积累加的耗时;提出了对尾数定点乘法运算中Wallace树产生的2个伪和采用部分相加的处理方式,有效地提高了的运算速度;并且加入了对特殊值的处理模块,完善了乘法器的功能。单精度浮点数乘法器在Altera DE2开发板上进行了验证,其在Cyclone II EP2C35F672C6器
  3. 所属分类:Project Design

    • 发布日期:2017-03-28
    • 文件大小:599831
    • 提供者:kudding
  1. Multiplier

    0下载:
  2. 乘法器课程报告,华莱士树算法硬件实现,讲解详细-Multiplier course reports, Wallace tree algorithm implemented in hardware
  3. 所属分类:Project Design

    • 发布日期:2017-05-02
    • 文件大小:644537
    • 提供者:yrh
  1. Wallace-chengfaqi

    0下载:
  2. 对wallace tree的学的代码 大家对乘法器有的认识 对学习帮助很大-Wallace tree learning a 8 bit multiplier is very good code
  3. 所属分类:software engineering

    • 发布日期:2017-04-17
    • 文件大小:106445
    • 提供者:
  1. Generic-signed

    0下载:
  2. Radix4 and wallace tr-Radix4 and wallace tree
  3. 所属分类:software engineering

    • 发布日期:2017-03-26
    • 文件大小:10366
    • 提供者:sat
  1. multer

    1下载:
  2. 16*16位的乘法器,用booth编码,采用Wallace树结构,用超前进位加法器。-booth encoded multiplier
  3. 所属分类:Project Design

    • 发布日期:2017-04-15
    • 文件大小:7206
    • 提供者:杜洋
  1. wallace-tree-mult123

    0下载:
  2. when we want a fast method to multiply two numbers wallace tree method comes first, this code provide the designer new strategies to implement wallace tree code
  3. 所属分类:Project Design

    • 发布日期:2017-04-04
    • 文件大小:3737
    • 提供者:saber
  1. wallace

    0下载:
  2. The JPEG Still Picture Compression Standard
  3. 所属分类:Project Design

    • 发布日期:2017-04-28
    • 文件大小:175061
    • 提供者:baiwen
  1. wallace4bitdemo

    0下载:
  2. Wallace nultiplier design using 3-2 compressor based on universal gates. verilog HDL is used to design this multiplier
  3. 所属分类:Project Design

    • 发布日期:2017-12-12
    • 文件大小:10205600
    • 提供者:isi
搜珍网 www.dssz.com