CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 32798.99 .00 .01 .02 .03 ... 33646 »
  1. TankWar

    1下载:
  2. 使用Verilog语言在ise平台上实现的坦克大战游戏,实现了基本的游戏功能(The use of Verilog language in the ISE platform to achieve the tank war game, to achieve the basic functions of the game)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-11
    • 文件大小:32106553
    • 提供者:日日夜夜
  1. ddr3_rw_ctrl

    1下载:
  2. verilog基于DDR3 xilinx IP核 的DDR3的读写控制,方便学习(it is based on DDR3 IP core of xilinx)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:1024
    • 提供者:superali
  1. flash_test

    1下载:
  2. 使用Verilog HDL语言驱动FPGA读写flash(FPGA read and write flash)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:1024
    • 提供者:xyheng
  1. 数字信号处理的FPGA实现-第三版-verilog源程序

    1下载:
  2. 数字信号处理的FPGA实现, 包括了FPGA基础知识,浮点运算,信号处理的FIR FFT等,附录包含源代码(Digital signal processing FPGA implementation, including the basic knowledge of FPGA, floating point operations, signal processing FIR, FFT, etc., the appendix contains the source code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-13
    • 文件大小:4568279
    • 提供者:btty
  1. axi_ipif_v2.3

    1下载:
  2. The AXI4-Lite IP Interface (IPIF) is a part of the Xilinx family of Advanced RISC Machine (ARM) Advanced Microcontroller Bus Architecture (AMBA) Advanced eXtensible Interface (AXI) control interface compatible products. It provides a point-to-point
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:403456
    • 提供者:forestmeng
  1. 实验11 电容触摸按键实验

    1下载:
  2. 电容触摸屏实验 采用触摸屏 基于stm32 实现实时控制(Capacitive touch screen experiment, touch screen, real-time control based on stm32)
  3. 所属分类:VHDL/FPGA/Verilog

  1. 实验12 OLED显示实验

    1下载:
  2. OLED显示实验,采用实时显示,基于stm32单片机(OLED display experiment, using real-time display, based on STM32 microcontroller)
  3. 所属分类:VHDL/FPGA/Verilog

  1. 四通道DDS信号发生器

    1下载:
  2. 四通道DDS信号发生器,很好用的代码,大家一起分享(Four-channel DDS signal generator)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:6792192
    • 提供者:sauno
  1. jt136

    1下载:
  2. Filtering summation way broadband beamforming, Power System Transient Stability Program, can be transient stability, Monte Carlo simulation method of calculating the American option price and basic descr iption.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:9216
    • 提供者:pengensui
  1. Verilog数字系统设计教程(第2版)

    1下载:
  2. 主要针对用VHDL语言开发FPGA编程学习资料,简单实用。(Mainly for the use of VHDL language development FPGA programming learning materials, simple and practical.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:44040192
    • 提供者:帮主
  1. Vivado 2016.1 安装流程

    1下载:
  2. Vivado是 Xilinx新一代针对7系列及后续 系列及后续 FPGA 的开发平台。 Vivado 2016.1是官方首个支持 是官方首个支持 win10的版本。(Vivado is the new generation of Xilinx for the 7 and subsequent series and subsequent FPGA development platform. Vivado 2016.1 is the official first support, is the of
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-11
    • 文件大小:614875
    • 提供者:两棵小树
  1. CCD_drive

    2下载:
  2. TCD1304 CCD 驱动 AD转 USB2.0传输(This code based on verilog language, worked on EP1C3T144 FPGA chip, developed on Quartus II 12.0 . The ccd's data transformed by USB2.0 after amplified and AD confromed.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:520192
    • 提供者:Vwin
« 1 2 ... .93 .94 .95 .96 .97 32798.99 .00 .01 .02 .03 ... 33646 »
搜珍网 www.dssz.com