CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .11 .12 .13 .14 .15 32816.17 .18 .19 .20 .21 ... 33646 »

  1. jesd204_0_ex

    1下载：
  2. jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-03-22
    • 文件大小：27972608
    • 提供者：willing_bank

  1. 前面板装饰上色

    1下载：
  2. 本程序为版本labview2013，获取前面板引用句柄再获取装饰组，循环设置装饰颜色

  3. 所属分类：VHDL编程

  1. LabVIEW 打卡出勤系统

    1下载：
  2. 使用LabVIEW 面向对象对象语言，并结合actor framework 编写的打卡出勤系统

  3. 所属分类：VHDL编程

    • 发布日期：2019-02-21
    • 文件大小：80738791
    • 提供者：molata

  1. 基于FPGA自治混沌网络量化真随机数代码

    1下载：
  2. 基于FPGA自治布尔混沌网络，量化真随机数。可通过例化多组网络，产生高带宽真随机数，根据FPGA性能，自重随机数带宽达数G.

  3. 所属分类：VHDL编程

  1. Hardware-CNN-master

    1下载：
  2. Convolutional neural network code for fpga

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-09-27
    • 文件大小：300032
    • 提供者：anand97

  1. 5_fir_tran

    1下载：
  2. 经典的verilog语言实现转置型FIR滤波器的代码(Code of Inverted FIR Filter Implemented by Classical Verilog Language)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-10-09
    • 文件大小：266240
    • 提供者：ThBryan

  1. 1_Carm

    1下载：
  2. 经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-10-21
    • 文件大小：175104
    • 提供者：ThBryan

  1. 基于basys3的推箱子游戏

    1下载：
  2. 基于FPGA的游戏实例，开发板为Xilinx的basys3，VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-09-17
    • 文件大小：609280
    • 提供者：Miura

  1. package_control-master

    1下载：
  2. 从github下载的，能够参考设计AXI4的协议接口(AXI4 Verilog template)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-10-25
    • 文件大小：461824
    • 提供者：danieltang

  1. Cortex-M1

    1下载：
  2. Verilog Cortex-M1 source code

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-02-19
    • 文件大小：5365760
    • 提供者：Dilogic

  1. test

    1下载：
  2. 用fpga实现抢答器功能，包含源程序，可以直接运行。(FPGA is used to implement the function of answering machine, including the source program, which can run directly.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. Verilog HDL

    1下载：
  2. 2015年全国电子设计大赛F题，时间间隔测量模块，占空比测量模块，ISE编写的verilog程序。(2015 national electronic design competition F title, time interval measurement module, verilog program written by ISE.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-10-29
    • 文件大小：2048
    • 提供者：鹤鹤鹤鹤
« 1 2 ... .11 .12 .13 .14 .15 32816.17 .18 .19 .20 .21 ... 33646 »
搜珍网 www.dssz.com