CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .58 .59 .60 .61 .62 32663.64 .65 .66 .67 .68 ... 33646 »
  1. 24C02(External_EEprom_Application)

    0下载:
  2. External Eeprom Application on PIC16f877. Codes are in CCS C language.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:867
    • 提供者:Kenan
  1. VIIC_C51

    0下载:
  2. 此程序是I2C操作平台(主方式的软件平台)的底层的C子程序,如发送数据 及接收数据,应答位发送,并提供了几个直接面对器件的操作函数,它很方便的 与用户程序连接并扩展.-MN
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-30
    • 文件大小:867
    • 提供者:yaohuacheng
  1. uart115200

    0下载:
  2. 430串口调试c程序直接转发接收到的任何数据
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:866
    • 提供者:yjt
  1. msk_top

    0下载:
  2. msk的verilog程序 利用FPGA实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:866
    • 提供者:ouyang
  1. tlc0838

    0下载:
  2. 8位ADC TLC0838 的C语言程序-eight ADC TLC0838 the C Programming Language
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:866
    • 提供者:马祖长
  1. ad_in

    0下载:
  2. 用于FPGA,数据宽度转换。10位数据输入,经转换后128位输出模块。-For the FPGA, the data width conversion. 10-bit data input, the converted output module 128.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:866
    • 提供者:almondeo
  1. fifomodule

    0下载:
  2. 定义了一个FIFO和相关的读写功能,比较实用,可直接作为模块使用-define a FIFO that contains the relative read and write functions, and it can be used as module directly in ISE.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:866
    • 提供者:田杰
  1. LC75874.RAR

    0下载:
  2. Library for display LC75874. It s use ARDUINO for display data on LCD display connected to LC75874 driver.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:866
    • 提供者:vS
  1. FIFO

    0下载:
  2. common FIFO module and it is easy to involve in ur design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:866
    • 提供者:kokonut
  1. hello_world_8051

    0下载:
  2. A "Hello Embedded World" test program for 8051.The code is fully commented.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:866
    • 提供者:Cuauhtemoc
  1. mlt

    0下载:
  2. --a0 a1 的输入我们用 k1 k2 代替 --b0 b1 的输入我们用 k3 k4 代替 --一开始数码管显示的是9.应为(11)*(11)就等于9 --数码管显示相减结?-- A0 a1 input we use the k1 k2 instead- b0 b1 input with k3 k4 instead- a digital display is 9. (11)* (11) is equivalent to 9- digital display subtract
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-05
    • 文件大小:866
    • 提供者:lixiaolong
  1. shaomiaoqudongxianshidianlu

    0下载:
  2. 为了减少8位显示信号的接口连接线,实验箱中的数码显示采用扫描 显示工作模式。即8位数码管的七段译码输入(a,b,c,d,e,f,g)是并联在 一起的,而每一个数码管是通过一个3位选择sel[2..0]来选定 的。-In order to reduce the 8-bit display signal interface cable, digital display in the experimental box scan display mode of operation. I.e. the s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:866
    • 提供者:刘红喜
« 1 2 ... .58 .59 .60 .61 .62 32663.64 .65 .66 .67 .68 ... 33646 »
搜珍网 www.dssz.com