资源列表
modifiedBoothMultiplier
- verilog code for modified booth multiplication using maxplus2
UniversaRlegister
- 通用寄存器的编程，能对FPGA的学习有更进一步的了解，尤其对初学者帮助多多。-General Register of programming, the FPGA can have a better understanding of learning, especially for beginners to help a lot.
mul
- baugh wooley multiplier with two four bit input and eight bit output
alu
- 用VHDL语言编写的CPU当中的ALU模块，可是实现十条指令-CPU using VHDL languages among the ALU module, but to achieve ten instructions
bcd7seg
- bcd to 7-segment decoder
pwm
- PWM的NIOS II IP核设计源文件，其频率和脉宽均可控-PWM IP core design source files of the NIOS II , It s frequency and pulse-width words can be controlled
di4
- 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法，用四位二进制做行选信号（总共16列），如选中第一行，则扫描第一行之中哪些行是高电平（1），哪些行是低电平（0） 为高电平的则点亮，为低电平的不亮。 4、 注意扫描频率的设置，扫描频率足够快，才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号，输出为4位二进制（用sel表示）行选信号，用来选中行，进行扫描。 显
snark
- /* $Header: /usr/cvsroot/target/h/wrn/wm/util/port/vxworks/snark.h,v 1.1.1.1 2001/11/05 17:47:17 tneale Exp $ */ /* * Copyright (C) 1999-2005 Wind River Systems, Inc. * All rights reserved. Provided under license only. * Distribution or
rscode
- R S编 解 码 实 现 代 码 verilog语言-RS CODE AND ENCODE
BianMaQiXiFen
- 位置编码器细分，由两个相位差为90°的信号产生每周期4位置。-Position encoder broken by two 90 ° phase shift of the signal generating every position on.
XB_qudong3
- 实现永磁同步电机速度电流双闭环控制，调制方式SVPWM-Speed current double closed loop control of permanent magnet synchronous motor, modulation mode SVPWM
Uart_receive
- STM32F4系列串口接收函数,，程序已测试通过。-void USART1_IRQHandler(void) //串口1中断服务程序 { u8 Res #ifdef OS_TICKS_PER_SEC //如果时钟节拍数定义了,说明要使用ucosII了. OSIntEnter() #endif if(USART_GetITStatus(USART1, USART_IT_RXNE) != RESET) //接收中断(接收