CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 33439.40 .41 .42 .43 .44 ... 33646 »
  1. keypad_interface

    0下载:
  2. keypad interface with Arm7 controller
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-04
    • 文件大小:598
    • 提供者:sriram
  1. cups-cross-complie

    0下载:
  2. cups交叉编译的配置选项说明,非常精简,用于arm-linux上-cups cross complie in arm-linux
  3. 所属分类:Embeded Linux

    • 发布日期:2017-03-27
    • 文件大小:598
    • 提供者:lessman
  1. chsword_stack

    0下载:
  2. 一个自写的STACK栈的结构,可直接使用,暂没发现什么问题-since written a Stack of Stack structure can be directly used, the occasional problem, we did not find anything
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:598
    • 提供者:因上层
  1. cc

    0下载:
  2. 电子技术交流群 59467837 高手云集 单片机 电子技术 ARM 等一系列开发 欢迎广大电子爱好者踊跃参加-The exchange of electronic technology expert group 59,467,837 gathered a series of ARM MCU development of electronic technology electronics enthusiasts are welcome to participate in
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:597
    • 提供者:zhangzhixiong
  1. fenpin

    0下载:
  2. 此程序为对外部时钟进行500000分频,采用VHDL语言编写。-This program is on the external clock frequency 500000, using VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:597
    • 提供者:UNIQUE
  1. Mitra_16x16

    0下载:
  2. 16*16 Withd Mitra font for LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:597
    • 提供者:Mostafa
  1. shiftreg

    0下载:
  2. Shift regisiter altera de1 board example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:597
    • 提供者:Jhon
  1. clkdiv

    0下载:
  2. 一个二分频的verilog代码-A divide-the verilog code
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-03
    • 文件大小:597
    • 提供者:王明
  1. single_inheritance

    0下载:
  2. C++ programing, Single inheritance
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-09
    • 文件大小:597
    • 提供者:lyff
  1. scr

    0下载:
  2. 60进制计数器同步置位30异步复位 modelsim仿真代码含激励 自己写的 可用 仅供参考入门-60 binary counter 30 the asynchronous reset modelsim simulation code containing motivate yourself to write synchronization set can be used for reference only entry
  3. 所属分类:VHDL-FPGA-Verilog

  1. main

    0下载:
  2. 配置时钟为1MHZ,SMCLK默认为DCO频率,应用中断,定时器-Configure the clock to 1 MHZ, SMCLK defaults to DCO frequency, interrupt, timer
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:597
    • 提供者:马保
  1. IICCXGSM

    0下载:
  2. WORKING CODE WITH ALL COMPATIBLE DEVICES MICRONTROLLER
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:597
    • 提供者:Prince
« 1 2 ... .34 .35 .36 .37 .38 33439.40 .41 .42 .43 .44 ... 33646 »
搜珍网 www.dssz.com