搜索资源列表
perl561src
- Altera recommends the following system configuration: * Pentium II 400 with 512-MB system memory (faster systems give better software performance) * SVGA monitor * CD-ROM drive * One or more of the following I/O ports: - USB port (if using Windows XP
aemb.tar
- 使用从互联网的信息aeMB是EDK3.2适合Microblaze核心的洁净室实施。 它是周期和指示适合对多数软件命令的MB。 因为它不是100 建筑上适合，没有意味，因为在替换的下落Microblaze的。 这是能够移动和操作数据到/从记忆的CPU核心。 它没有任何外围设备亦不中断控制器，虽然外在中断提供支持。 所有外围设备和他们的各自记数器能被映射到数据记忆或FSL存储量。 它有一辆分开的指示、数据和FSL公共汽车。 -The aeMB is a clean room implementati
MB
- vhdl秒表程序,从书上看到的例子，试了可以，值得学习。-vhdl stopwatch program, from the book to see examples of the test can be, it is worth learning.
c_xapp260
- xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。-The use of Xilinx FPGA and Memory Interface Gen
usb_latest.tar
- 用VHDL语言编写的USB 2.0IP核。USB 2.0的传输速率是高速率480 Mb/s，需要再外扩一个PHY。-This is a USB 2.0 compliant core，USB 2.0 allows data transfers of 480 Mb/s. Because of the high interface speed, an external PHY will be required with this core.
nrf24l01
- 基于ARM和nRF24L01的无线数据传输系统 当发送端nRF24L0l配置成PTX模式时，配置nRF24L01工作在后一种发送模式下，重新发送的等待时间为250μs，重新发送次数为10次，地址是TX_AW，输出功率为0 dBm，速度为2 Mb／s，并且使能发送完成和重发送次数超限两种中断，CRC校验位为2字节，nRF24L01处于POWER_UP状态。函数中WRITE_REG为写命令基地址0x20。-ARM and nRF24L01 based wireless data transmis
ourdev_544212_oldoldold
- 基于ARM和nRF24L01的无线数据传输系统当发送端nRF24L0l配置成PTX模式时，配置nRF24L01工作在后一种发送模式下，重新发送的等待时间为250μs，重新发送次数为10次，地址是TX_AW，输出功率为0 dBm，速度为2 Mb／s，并且使能发送完成和重发送次数超限两种中断，CRC校验位为2字节，nRF24L01处于POWER_UP状态。函数中WRITE_REG为写命令基地址0x20。-ARM and nRF24L01 based wireless data transmissio
ucecho
- Working example for Java application to connect to USB device CY7C68013A using an FPGA. FPGA automaticcaly writes data to be fetched from USB device. Java application runs speed test (upto 30 MB/s) and checks quality of data.
flashdemo
- quick test for Cypress RAm (here: 64 MB): VHDL example to test speed and quality of data: write and read process used.
mb
- 秒表设计频率 f=1.1931816MHz。 定时器0输出方波的频率: fout=1.1931816/65536=18.2Hz 输出方波的周期Tout=1/18.2=54.945ms。 8253A每隔55ms引起一次中断，作为定时信号，5s/55ms=91，这样91次中断就是5秒的时间。 -Stopwatch design frequency f = 1.1931816MHz. Timer 0 output square wave frequency: fout = 1.193
MBP-comm
- MB-PLUS 通讯模块编程方法和实例，PLC之间通讯用。-MB-PLUS module programming methods and examples of communication, PLC for communication between.
V4LwipUseMb
- 在AVNET的V4FX12开发板上使用MB实现网络的例子，可作为千兆网开发或者其他使用Xilinx芯片的朋友参考。-AVNET board in the development of V4FX12 example of using the MB network can be developed as Gigabit Ethernet or other friends using Xilinx chip reference.
nand_read
- 本源码是基于S3C—6430的ARM11嵌入式开发板的NAND FLASH程序的编写。NAND写回速度快、芯片面积小，特别是大容量使其优势明显。页是NAND中的基本存贮单元，一页一般为512 B(也有2 kB每页的large page NAND FLASH)，多个页面组成块。不同存储器内的块内页面数不尽相同，通常以16页或32页比较常见。块容量计算公式比较简单，就是页面容量与块内页面数的乘积。根据FLASH Memory容量大小，不同存储器中的块、页大小可能不同，块内页面数也不同。例如：8 MB
xapp224datarecovery
- Data recovery allows a receiver to extract embedded clock data from an incoming data stream. The receiver usually extracts the data from the incoming clock/data stream and then moves this data into a separate clock domain. Sometimes, the receiver
INTEL-MB
- INTEL 主板开发规范 INTEL 主板开发规范 -INTEL motherboard and development Development of norms INTEL motherboard specification INTEL motherboard development norms
sdram_controller
- 该模块是一个基于FPGA的SDRAM控制器，该模块有两个接口，一个接口是系统接口，一个连接SDRAM的接口。可以适应不同速度和带宽的SDRAM。-This application note describes the design of a FPGA SDRAM controller.The controller has a system interface on one side and a SDRAM controller for two 16 MB SDRAMs on the other
sssd
- MB CARD FPGA ENTERANCE FOR production lines to inc. process quality and monitoring process step by step phase for better under standing of manufac turing
DMC2440F
- DMC-2440-F采用基于ARM920T内核的Samsung处理器 S3C2440A, 标准主频400MHz，最高主频可达533MHz。采用64MB的SDRAM和64MB的Nand Flash。DMC-2440-F嵌入式开发系统外设非常丰富，功能强大，适用于各种手持设备、消费电子和工业控制设备的开发。支持嵌入式Linux和WINCE5.0.NET操作系统。提供完整的Wince5.0 BSP。 采用linux-2.4.18内核，支持多种文件系统,像cramfs、yaffs2、ext2、Fat
DMC2440I
- DMC-2440-I采用基于ARM920T内核的Samsung处理器 S3C2440A, 标准主频400MHz，最高主频可达533MHz。板载64MB的SDRAM，128MB的Nand Flash以及2MB的Nor Flash。DMC-2440-I是根据S3C2440A的全部功能而开发的全功能嵌入式系统。具有外接资源丰富，性能稳定，低功耗低等特点。适合手持设备的设计开发。支持嵌入式Linux和WINCE5.0.NET操作系统。提供Wince5.0 BSP。 采用linux-2.6.29 内核
2440G
- DMC-2440-G采用一款基于ARM920T 内核的CPU S3C2440A-40构成一个完整的嵌入式系统开发平台。S3C2440A-40主频达到400MHZ，提供64M的SDRAM和256M的NAND FLASH，以及丰富的外设接口。该平台适用于GPS，PDA，MID，移动电视，智能手机，手持设备，平板电脑和广告机等消费类电子产品以及工业控制等领域。支持LINUX2.6和WinCE5.0操作系统。 WinCE5.0驱动支持：IDE/ATA， IIC，USB 摄像头,SD卡, USB 无线