搜索资源列表
VHDL
- 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8位串行输出，输出时钟由外部数据读取电路给出。 6.具备显示模块驱动功能。由SEL信号设置显示的通道，DISPLAY
CH375
- USB1.1 应用文件 采用CH375实现 含有一定的代码-USB1.1 application file contains a certain amount realized by the code CH375
ch3
- vhdl技术基础 电子书；第三章；介绍VHDL的简单设计（2选1多路选择器），从简单程序学习VHDL基本语句-TECHNOLOGY OF VHDL U3 SIMPLE PROGRAM SO AS TO LEARN EASY KEY WORDS OF VHDL
Ch3
- 《Verilog HDL数字系统设计及仿真》第三章源代码-Verilog HDL
LTC_1867_driver
- Verilog实现LTC1867的驱动程序，功能：四路单端输入CH0~CH3，系统时钟频率50MHZ，SCK为12.5MHZ，接收数据按通道四路实时输出，输出频率为100HZ，16位数据。-Verilog realize LTC1867 driver features: four single-ended input CH0 ~ CH3, the system clock frequency is 50MHZ, SCK is 12.5MHZ, receive data by channel fo