CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - K3

搜索资源列表

  1. vhdl3

    0下载:
  2. 时序电路——抢答器,K1、K2、K3、K4各控制一个按钮,DJ代表主持人,在抢答开始前,DJ先按一下按钮,然后在开始比赛,K1—K4中任意按下按钮后,其他钮按下均无效,重新比赛时,DJ需要再按一下按钮。抢答结果用LED显示。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:97641
    • 提供者:wang
  1. k3

    0下载:
  2. t6his the last version of the ck!-t6his is the last version of the ck!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:14711
    • 提供者:armin4224
  1. add_led

    0下载:
  2. 利用K1,K2来代替A2 A1 的数据输入。 利用K3,K4来代替B2 B1 的数据输入。 我把A0和B0都设置成1了。 所以一开始数码管显示的是E.应为111加111就等于E 数码管显示相加结果-K1, K2 to replace A2 A1 data input. K3, K4 to replace B2 B1 data input. A0 and B0 are set to 1. So beginning digital display E. should be 111 p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:326279
    • 提供者:卢宇生
  1. add

    0下载:
  2. --a0 a1 a2的输入我们用 k1 k2 k3 代替 --b0 b1 b2的输入我们用拨码开关代替。 --b0用拨码开关1输入,BMK1用杜邦线接24脚 --b1用拨码开关2输入,BMK2用杜邦线接25脚 --b2用拨码开关3输入,BMK3用杜邦线接26脚 --所以一开始数码管显示的是E.应为111加111就等于E(14) --数码管显示相加结果-- A0 a1 a2 input we use k1 k2 k3 instead the- b0 b1 b2 input,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:956
    • 提供者:lixiaolong
  1. sub

    0下载:
  2. --a0 a1 a2的输入我们用 k1 k2 k3 代替 --b0 b1 b2的输入我们用拨码开关代替。 --b0用拨码开关1输入,BMK1用杜邦线接24脚 --b1用拨码开关2输入,BMK2用杜邦线接25脚 --b2用拨码开关3输入,BMK3用杜邦线接26脚 --一开始数码管显示的是0.应为111-111就等于0 --数码管显示相减结果-- A0 a1 a2 input we use k1 k2 k3 instead the- b0 b1 b2 input, we us
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:903
    • 提供者:lixiaolong
  1. mlt

    0下载:
  2. --a0 a1 的输入我们用 k1 k2 代替 --b0 b1 的输入我们用 k3 k4 代替 --一开始数码管显示的是9.应为(11)*(11)就等于9 --数码管显示相减结?-- A0 a1 input we use the k1 k2 instead- b0 b1 input with k3 k4 instead- a digital display is 9. (11)* (11) is equivalent to 9- digital display subtract
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-05
    • 文件大小:866
    • 提供者:lixiaolong
  1. xinhaofashengqi

    0下载:
  2. 多功能信号发生器使用说明书 1.按键部分的使用   K1表示递增锯齿波、K2表示递减锯齿波、K3表示三角波、K4表示阶梯波、K5表示方波、K6表示正弦波、A表示整数部分幅度调节(步进值1V)、A.表示小数部分幅度调节(步进值0.1V)。最后两个按键留作以后升级使用。    2.拨码开关的使用 本次设计使用的是8位的拨码开关,第8位(FC)代表调频,拨通即可调频,第7位(ZANKONG)代表调整方波的占空比,拨通即可调占空比。开关拨通即相应的CPLD输入口为高电平。-Versa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:3021162
    • 提供者:程浩武
搜珍网 www.dssz.com