CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - usart

搜索资源列表

  1. usart.rar

    0下载:
  2. USART coded in VHDL. It is writted in 5 files. I am uploading the files in order. ,USART coded in VHDL. It is writted in 5 files. I am uploading the files in order.
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-22
    • 文件大小:1243
    • 提供者:Somasekhar
  1. rd_wr_control

    0下载:
  2. USART coded in VHDL. It is writted in 5 files. I am uploading the files in order.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1497
    • 提供者:Somasekhar
  1. tx_buff

    0下载:
  2. USART coded in VHDL. It is writted in 5 files. I am uploading the files in order.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1741
    • 提供者:Somasekhar
  1. rec_buf

    0下载:
  2. USART coded in VHDL. It is writted in 5 files. I am uploading the files in order.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2249
    • 提供者:Somasekhar
  1. usart

    0下载:
  2. Usart model in vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:6104
    • 提供者:gnomix
  1. usart

    0下载:
  2. USART universal Synchronous and Asynchronous Receiver and transmitter-USART universal Synchronous and Asynchronous Receiver and transmitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:429538
    • 提供者:hr
  1. RS232_Receive

    0下载:
  2. verilog RS232 串口接收建模-verilog RS232 usart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:356792
    • 提供者:吴博
  1. USART

    0下载:
  2. RS232串口通信的VERILOG代码,包含了测试文件,及参数文件,用户只需要修改参数文件里的参数即可满足不同的应用需求;由于串口逻辑比较简单,程序中没有注释;-RS232 serial communication VERILOG code contains the test files and parameter files, users only need to modify the parameters in the parameter file to meet different app
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3619
    • 提供者:chendongkui
  1. msp430x41x

    0下载:
  2. 低电源电压范围为1.8 V至3.6 V 超低功耗: - 主动模式:280μA,在1 MHz,2.2伏 - 待机模式:1.1μA - 关闭模式(RAM保持):0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构, 125 ns指令周期时间 12位A/ D转换器具有内部 参考,采样和保持,并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1932014
    • 提供者:苏春明
  1. fpga_uarst

    0下载:
  2. fpga USART通信,VHDL语言编写,通过测试。程序全面运用了状态机编程-The fpga the USARTs communications, VHDL language, pass the test. The entire process of the use of state machine programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:290142
    • 提供者:
  1. UART_FPGA

    0下载:
  2. usart for fpga,usart for fpga-usart for fpga,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2443
    • 提供者:deng
  1. USART

    0下载:
  2. uart with arm32f103v6
  3. 所属分类:LabView

    • 发布日期:2017-05-08
    • 文件大小:1820176
    • 提供者:long
  1. uartfifo

    0下载:
  2. FPGA采用FIFO实现UART,对于大量异步数据的采集传输很有帮助-A usart design of FPGA using fifo,it can be used in massed asychronous data collect.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:275615
    • 提供者:duzhaoguo
  1. uart1

    0下载:
  2. 使用VerilogHDL实现的一个串口,自己调试通过并实用-A usart program scr ipt with VerilogHDL program langrage, have used in applications!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:1258
    • 提供者:ggg
  1. IIC_and_usartPC

    0下载:
  2. fpga的IIC与USART串口verilog代码,非常实用-The IIC and USART serial fpga verilog code, test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:746754
    • 提供者:hongchen
  1. vrilog-beep-usart-keyboard

    0下载:
  2. verilog beep usart keyboard开发板控制外设,数据很稳定,功能很强大-verilog beep usart keyboard development board control peripherals, data is very stable, very powerful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1407242
    • 提供者:封大伟
  1. Verilog-Code-Receiver

    0下载:
  2. Verilog Code for Receiver USART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1124
    • 提供者:Tushar
  1. Verilog-Code-Transmitter

    0下载:
  2. Verilog Code for Transmitter USART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:756
    • 提供者:Tushar
  1. USART

    0下载:
  2. 基于USART的ARM与FPGA通信实验-Based on the ARM and FPGA communication experiment of USART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:1380352
    • 提供者:萧砧
  1. JY901

    0下载:
  2. ustartled控制代码,供测试使用,p10单元可用(usart Ustartled control code for test use, P10 unit available)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:4096
    • 提供者:田联合
搜珍网 www.dssz.com