搜索资源列表
4
- #define F_CPU 16000000 // run CPU at 16 MHz #define LED 5 // Boarduino LED on PB5 #define ClearBit(x,y) x &= ~_BV(y) // equivalent to cbi(x,y) #define SetBit(x,y) x |= _BV(y) // equivalent to sbi(x,y)
idwt
- Time Resolution for simulation is 1ps. Waiting for 1 sub-compilation(s) to finish... Compiled 4 Verilog Units Built simulation executable G:/Techscope/On going Mtech/Miniproject/1DDWT/xilinx/top_dwt_isim_beh.exe Fuse Memory Usage: 101756 KB Fuse
delta-plc
- 16 IO with cpu and addon card schematic
单周期cpu设计
- 此为32位单周期MIPScpu的基于modelsim的源码设计，整个实现了R型指令和I型指令，完成了整个单周期cpu的设计
8Bit_ALU
- logisim设计 实现 加 减 与 或 异或 或非(Logisim design implements add and subtract and or exclusive or no)
地址编码器SCH+PCB
- 地址编码系统主要由一个主控制器和多个从编码器构成，其中主控制器安装在控制室低压柜内，从编码器安装在在拉绳开关或跑偏开关内。它们之间通过直流载波通讯相接，所有从编码器的地址都是唯一的，工作时由主控器逐一发送从编码器的地址，所有从编码器收到地址后同自身所设定的地址相比较，只有地址相同的编码器才会产生应答，将被编码的开关类型及工作状态发给主控器。 CPU核心电路选用STM8S系列8位单片机，型号为STM8S103K3T6C，最高运行速率16MHz。功耗极低，在最高速率下，5V电源供电所需供电电流小于
FX-3U PLC源码 V10
- FX3UPLC的底层源码 V10版本，支持STM32F103的CPU.本人测试HEX可正常下载运行。