搜索资源列表
CPLD实现快速低开关损耗的优化SVPWM算法
- 介绍了利用ALTERA公司的Maxplus Ⅱ软件及ACEX芯片,基于一种用于三相电压型逆变器的优化SVPWM算法,来实现变频调速系统,该算法采纳Kohonen神经网络的优点。选择适当的调制方法和改进的算法，不但可以显著地缩短计算时间,且显著减少开关损耗。用复杂可编程逻辑器件(CPLD) 来实现这种算法非常简单合适。
TimeQuest就一定要搞定完整版
- TimeQuest 是Altera 在6.0 版的软件中加入的具备ASIC 设计风格的静态时序分析（STA）工具.
cyc3_ciii51001
- 英文的，给出了Altera公司FPGA器件CIII的基本介绍，相信会有帮助！-English is given FPGA device Altera Corporation CIII basic introduction, I believe will be helpful!
rf_wxtx
- 详细阐述了基于FPGA的RF无线通信技术的原理及硬件设计. 从系统的角度提出RF无线通信的完整设计方案,给出了基于Cyclone II芯片的Nios II的RF无线通信模块框图. 实验结果表明,采用ALTERA的Cyclone II芯片设计实现RF无线通信具有明显优势.-Detailed FPGA-based RF wireless communication technology theory and hardware design. From a system point of view p
led_zfsj
- 现场可编程门阵列( FPGA) 是一种可编程逻辑器件, 它具有丰富的I/O 口及内部资源, 编程和修改极为方便, 并且易于扩展和维护, 简化电子电路的设计。本系统采用Altera 公司的FLEX10K作为核心器件, 结合VHDL程序, 实现了对LED 点阵显示字符的控制。-Field programmable gate array (FPGA) is a programmable logic device, which has a wealth of I/O port and internal
wp_wimax
- WiMAX, or the IEEE 802.16 standard for broadband wireless access, is increasingly gaining in popularity as a technology with significant market potential. This paper first provides an overview of the existing and developing 802.16 standards and t
F
- ALTERA器件选型手册，通过这个文档，你可以了解在一个项目开发中，你怎末选择芯片-ALTERA device selection manuals, through this document, you can understand the development of a project, you select chip Zenmo
alterafkex
- fpga design altera flex notes
firfilter14
- 用Quartus II实现综合布线，要求充分利用Altera Stratix/Stratix II的器件的DSPBLOCK资源，Quartus II综合出的系统最高工作频率达到270Mhz以上.用Verilog进行编程。-Pipeline FIR structure。
AlteraFPGA-based-PCI-bus-speed-to-download-the-con
- 基于PCI总线的Altera FPGA高速下载配置设计方案-Altera FPGA-based PCI bus speed to download the configuration design
ALTERA
- ALTERA-数字预失真，很好的学习资料哦-ALTERA- digital predistortion, very good learning material oh
StratixII
- Stratixii的器件介绍，主要用于初学者了解ALTRRA的器件参数-the descripsion of Stratixii，for ALTERA
Stratix
- Stratix的器件介绍，用于初学者了解ALTERA的器件参数-the descripsion of Stratix
Altera-Glossary
- 讲述Altera FPGA的术语，挺有用的手册-About the terms of the Altera FPGA, quite useless manual
Design-of-LDPC-codes-on-FPGA
- 小论文《基于FPGA的（3,6）LDPC码并行译码器设计与实现》实现了码率为1/2，帧长为1008bits的规则（3,6）LDPC码译码器-Design and Implementation of Parallel Architectures Decoder for（3,6）LDPC Codes Based on FPGA code rate of 1/2 and block length of 1008 bits has been implemented based on FPGA(S
PS2Keyboard_EN
- document VHDL for keyboard FPGA: Xilinx, Altera
tse_ref_design
- altera 三速以太网参考设计，verilog源码-Triple Speed Ethernet Data Path Reference Design
DE1_SD_Card_Audio
- an project of sd card codec on verilog from altera
数字滤波器的MATLAB与FPGA实现：Altera Verilog版
- 数字滤波器的MATLAB与FPGA实现：Altera Verilog版
锁相环技术原理及FPGA实现 Altera Verilog版
- 锁相环技术原理及FPGA实现 Altera Verilog版