CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .04 .05 .06 .07 .08 32809.10 .11 .12 .13 .14 ... 33646 »

  1. FpgaFskMod

    1下载：
  2. 基于verilog的2FSK调制程序，simulink仿真通过(2FSK modulation program based on Verilog, Simulink simulation passed)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-03
    • 文件大小：973824
    • 提供者：坏小伙

  1. FpgaMskDemod

    1下载：
  2. 基于verilog编写的MSK解调FPGA代码，modsim仿真正确(MSK demodulation FPGA code based on Verilog, modsim simulation is correct)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-03
    • 文件大小：7603200
    • 提供者：坏小伙

  1. ARM_SOC

    1下载：
  2. ARM最小系统，vivado或ISE综合后下载至FPGA板子上可以做ARM用，包含连接在AHB总线上的RAM和ROM，ARM内核引出JTAG接口，可以连接调试器用keil-MDK进行调试！(ARM minimum system, vivado or ISE integrated download to the FPGA board can be used as ARM, including the RAM and ROM connected to the AHB bus, the ARM ker

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-03
    • 文件大小：688128
    • 提供者：ldz13180882132

  1. xilinx_ise

    1下载：
  2. xilinx ISE 14.7 license文件 就是破解(xilinx ISE 14.7 license crack)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-03
    • 文件大小：5120
    • 提供者：laozishinidaye

  1. rtl

    1下载：
  2. 实现AD7606数据采集，基于xilinx的6系列(Realization of AD7606 data acquisition)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-03
    • 文件大小：17408
    • 提供者：歌不尽江湖

  1. FPGA实现AD8556采集程序设计

    1下载：
  2. 基于ADS8556的FPGA数据采集程序设计。(The design of FPGA data acquisition program based on ADS8556.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-06
    • 文件大小：15360
    • 提供者：小美玉

  1. nandflash_verilog

    1下载：
  2. 基于fpga的nand flash读写程序。

  3. 所属分类：VHDL编程

  1. degree_of_distortion

    1下载：
  2. 基于FPGA开发板和AD/DA板设计了一个数字化失真度测量仪(A digital distortion measuring instrument is designed based on FPGA development board and AD/DA board.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-10-11
    • 文件大小：41984
    • 提供者：喑哑无言

  1. 基于fpga的简单cpu

    1下载：
  2. 可实现多位16位16进制加减，8位乘除，算数逻辑移位等功能的cpu

  3. 所属分类：VHDL编程

  1. 基于fpga的简单cpu

    1下载：
  2. 可实现多位16位16进制加减，8位乘除，算数逻辑移位等功能的cpu

  3. 所属分类：VHDL编程

  1. Signal

    1下载：
  2. 基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)

  3. 所属分类：VHDL/FPGA/Verilog

  1. 桥梁模拟

    1下载：
  2. 桥梁模拟桥梁模拟桥梁模拟桥梁模拟桥梁模拟桥梁模拟桥梁模拟桥梁模拟

  3. 所属分类：VHDL编程

« 1 2 ... .04 .05 .06 .07 .08 32809.10 .11 .12 .13 .14 ... 33646 »
搜珍网 www.dssz.com