资源列表
ov5640
- OV5640的VGA显示程序，Verilog语言(OV5640's VGA display program, Verilog language)
FPGA实现贪吃蛇游戏用VGA显示
- FPGA实现贪吃蛇游戏用VGA显示游戏，quartesII实现源代码，整个工程文件直接运行
ds1wm FPGA代码
- ds1wm的FPGA代码，包括VHDL和Verilog，带验证
uart
- 实现串口的收发，可以稳定的运行，经过测试，可以完全应用于项目中。(The implementation of the serial port and transceiver, can run stable)
OV7670 的SCCB (I2C)波形记录
- i2c(I2C)波形记录详解，帮助理解i2c时序，OV7670 的SCCB (I2C)波形记录.pdf(OV7670 SCCB (I2C).pdf)
实验九 计算机核心（CPU+RAM）的设计与实现
- 计算机组成原理的CPU实验，基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)
mux16
- 基于quartus的FPGA乘法器Verilog程序(FPGA multiplier program based on quartus)
ad9833
- AD9833的FPGA驱动程序，一种编写思路，简单易懂，适合初学者。(AD9833's FPGA driver, a programming idea, easy to understand, suitable for beginners.)
rs232
- 使用VHDL语言在vivado平台上编的串口通信的完整工程，并能用EGO1开发板成功验证(The complete project of serial communication is compiled on the vivado platform using VHDL language, and it can be successfully verified with the EGO1 development board.)
32位前缀加法器
- verilog编写的32位前缀加法器，将后缀txt改为v即可使用，速度比一般的行波进位加法器和超前进位加法器更快
DHT11
- verilog实现DHT11温湿度的读取(The realization of DHT11 temperature and humidity reading by Verilog)
Clock
- 本设计实现了一种基于FPGA的数字时钟设计，应用Verilog硬件描述语言进行数字电路设计，采用自顶向下的方法将电路系统逐层分解细化，设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。(This design realizes a digital clock design based on FPGA, uses the Verilog hardware